特許
J-GLOBAL ID:200903020394206799
半導体装置
発明者:
,
,
,
出願人/特許権者:
,
代理人 (1件):
藤谷 修
公報種別:公開公報
出願番号(国際出願番号):特願2006-099473
公開番号(公開出願番号):特開2007-273856
出願日: 2006年03月31日
公開日(公表日): 2007年10月18日
要約:
【課題】オン抵抗が低く、容易にノーマリオフとなる半導体装置を実現すること。【解決手段】半導体装置は、n-GaN層11、n-GaN層11上にp-GaN層12とn-GaN層13、p-GaN層12上にn- -GaN層14、n-GaN層13上にn-GaN層21、で構成されている。n- -GaN層14の不純物濃度を低くすることで、ノーマリオフを容易にしている。また、n-GaN層13とn-GaN層21の不純物濃度を高くすることで、オン抵抗を低くしている。【選択図】図2
請求項(抜粋):
縦型の半導体装置において、
第1伝導型の半導体で構成された第1層と、
前記第1層上の所定領域内に形成され、第1伝導型と反対の伝導型である第2伝導型の半導体で構成された第2層と、
前記第1層上であって、前記第2層が形成されていない領域に、前記第1層に接合して形成され、第1伝導型の半導体で構成された第3層と、
前記第2層および前記第3層上に、第1伝導型または真性の半導体で構成された第4層と、
前記第4層の上方であって、前記第2層の一部および前記第3層の上方を覆うように形成されたゲート電極と、を有し、
前記第4層の不純物濃度が、前記第1層および前記第3層の不純物濃度より低いことを特徴とする半導体装置。
IPC (4件):
H01L 29/80
, H01L 29/12
, H01L 29/78
, H01L 21/336
FI (4件):
H01L29/80 V
, H01L29/78 652T
, H01L29/78 652E
, H01L29/78 658E
Fターム (9件):
5F102GB04
, 5F102GC07
, 5F102GD01
, 5F102GD10
, 5F102GJ04
, 5F102GL04
, 5F102GL15
, 5F102GL17
, 5F102GM04
引用特許:
前のページに戻る