特許

J-GLOBAL ID：200903020490846316

半導体装置の製造方法

発明者： 浅賀 達也
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-231003
公開番号（公開出願番号）：特開2000-058531
出願日： 1998年08月17日
公開日（公表日）： 2000年02月25日
要約：

【要約】【課題】より低温で、制御性の良い半導体装置の層間絶縁膜形成方法を提供する。【解決手段】単結晶シリコン基板11上に、MOSトランジスタを形成後、高密度プラズマを用いた化学気相成長法にて二酸化シリコン膜17を形成し、それを化学的機械研磨法にて平坦化した後、PSG膜18を形成する。

請求項（抜粋）：

基板上にMOSトランジスタを形成する工程と、前記基板上に高密度プラズマを用いる化学気相成長法にて第1の絶縁膜を形成する工程と、前記第1の絶縁膜の表面を、前記MOSトランジスタを構成する層まで達することのないように化学的機械研磨法によって平坦化する工程と、前記第1の絶縁膜上に化学気相成長法にて主として二酸化シリコンからなる第2の絶縁膜を形成する工程を有することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/31 ,  H01L 21/316 ,  H01L 29/78

FI (4件)：

H01L 21/31 C ,  H01L 21/316 X ,  H01L 21/316 M ,  H01L 29/78 301 N

Fターム (35件)：

5F040DA15 ,  5F040DC01 ,  5F040EL01 ,  5F040EL03 ,  5F045AA08 ,  5F045AA10 ,  5F045AB32 ,  5F045AB35 ,  5F045AC01 ,  5F045AC07 ,  5F045AC11 ,  5F045AD08 ,  5F045AE29 ,  5F045AF03 ,  5F045BB07 ,  5F045BB17 ,  5F045CA06 ,  5F045CB05 ,  5F045DC51 ,  5F045EH11 ,  5F045GB09 ,  5F045GH06 ,  5F045HA16 ,  5F058BA20 ,  5F058BD01 ,  5F058BD04 ,  5F058BD06 ,  5F058BD07 ,  5F058BF07 ,  5F058BF09 ,  5F058BF23 ,  5F058BF25 ,  5F058BF29 ,  5F058BH01 ,  5F058BJ01

引用特許：

審査官引用 (3件)

• 絶縁層およびこれを形成する方法
  公報種別：公開公報   出願番号：特願平8-203904   出願人：テキサスインスツルメンツインコーポレイテツド
• プラズマCVD方法
  公報種別：公開公報   出願番号：特願平7-208249   出願人：ソニー株式会社
• 半導体装置の層間絶縁膜の形成方法
  公報種別：公開公報   出願番号：特願平7-057849   出願人：日本電気株式会社