部分SOIウェーハの製造方法、半導体装置及びその製造方法

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-401999
公開番号（公開出願番号）：特開2003-203967
出願日： 2001年12月28日
公開日（公表日）： 2003年07月18日
要約：

【要約】【課題】部分SOIウェーハを用いた時に、高集積性を損なうことなく高速且つ高性能な半導体装置及びその製造方法を提供することを目的としている。【解決手段】SOI基板における一部の領域のシリコン層3とBOX層2を選択的に除去し、この領域にエピタキシャルシリコン層5を形成して非SOI領域を形成する。上記SOI領域と非SOI領域との境界にトレンチ12を形成し、分離用絶縁物層13を埋め込んで部分SOIウェーハを形成する。この部分SOIウェーハのSOI領域と非SOI領域それぞれに素子を形成する。上記シリコンエピタキシャル層を形成する際、ファセットまたは空洞を利用して、分離用絶縁物層13の底面とエピタキシャルシリコン層の側面とのなす角を鈍角19A、または分離用絶縁物層の底面におけるエピタキシャルシリコン層との接合部近傍を曲面19Bにすることにより、応力の集中を抑制することを特徴とする。

請求項（抜粋）：

埋め込み酸化物層が形成された第1の半導体領域と、前記埋め込み酸化物層が存在しない第2の半導体領域と、前記第1の半導体領域と前記第2の半導体領域との境界に、少なくとも前記埋め込み酸化物層に達する深さまで形成されたトレンチと、前記トレンチに埋め込まれた分離用絶縁物層とを具備し、前記分離用絶縁物層の底面と前記第2の半導体領域の側面とのなす角が鈍角であることを特徴とする半導体装置。

IPC (9件)：

H01L 21/76 , H01L 21/762 , H01L 21/8234 , H01L 21/8242 , H01L 27/08 331 , H01L 27/088 , H01L 27/10 461 , H01L 27/108 , H01L 27/12

FI (8件)：

H01L 27/08 331 E , H01L 27/10 461 , H01L 27/12 L , H01L 21/76 L , H01L 21/76 E , H01L 21/76 D , H01L 27/08 102 A , H01L 27/10 671 C

Fターム (31件)：

5F032AA06 , 5F032AA09 , 5F032AA37 , 5F032AA66 , 5F032AA82 , 5F032AC02 , 5F032CA17 , 5F032DA12 , 5F032DA23 , 5F032DA24 , 5F032DA25 , 5F032DA26 , 5F032DA71 , 5F048AA00 , 5F048AA01 , 5F048AA07 , 5F048AB01 , 5F048AB03 , 5F048AC01 , 5F048BA09 , 5F048BG14 , 5F083GA01 , 5F083GA09 , 5F083GA27 , 5F083HA01 , 5F083HA02 , 5F083PR03 , 5F083PR05 , 5F083PR25 , 5F083ZA03 , 5F083ZA12

引用特許：

審査官引用 (4件)

半導体装置の製造方法
公報種別：公開公報出願番号：特願平4-062903 出願人：日本電気株式会社
半導体基板及びその製造方法
公報種別：公開公報出願番号：特願平7-343252 出願人：日本電気株式会社
半導体基板およびその製造方法
公報種別：公開公報出願番号：特願2000-252881 出願人：株式会社東芝

全件表示

前のページに戻る