特許
J-GLOBAL ID：200903020796966978

ビット誤り測定装置

発明者：
今関 肇

今関 肇 について


出願人/特許権者：
アンリツ株式会社

アンリツ株式会社 について


代理人 (1件)： 有我 軍一郎
公報種別：公開公報
出願番号（国際出願番号）：特願2006-099110
公開番号（公開出願番号）：特開2007-274474
出願日： 2006年03月31日
公開日（公表日）： 2007年10月18日
要約：
【課題】誤りビットが発生する要因を容易に解析することができるビット誤り測定装置を提供すること。【解決手段】測定対象9から受信した入力データと測定対象9から受信されるべき既知のデータとを比較して誤りビットを測定するビット誤り測定装置10において、複数のブロックを有する比較データ記憶部16と、受信した入力データと既知のデータとを比較し、所定の検出条件で検出される1または複数の検出ビットを含むビット列の比較データを、検出されることに応じて複数のブロックへ順次格納する比較部15と、複数のブロックそれぞれに格納された比較データから得られるそれぞれのビット列を、所定の配置条件に従った位置を基準にして並べて表示機器19に表示する表示制御部18とを備えて構成する。【選択図】図1
請求項（抜粋）：
測定対象(9)から受信した入力データと該測定対象から受信されるべき既知のデータとを比較して誤りビットを測定するビット誤り測定装置において、 複数のブロックを有する比較データ記憶部(16)と、 前記受信した入力データと前記既知のデータとを比較し、所定の検出条件で検出される1または複数の検出ビットを含むビット列の比較データを、該検出されることに応じて前記複数のブロックへ順次格納する比較部(15)と、 前記複数のブロックそれぞれに格納された前記比較データから得られるそれぞれの前記ビット列を、所定の配置条件に従った位置を基準にして並べて表示機器(19)に表示する表示制御部(18)とを備えたことを特徴とするビット誤り測定装置。
IPC (1件)：
H04L 1/00
FI (1件)：
H04L1/00 C
Fターム (2件)：
5K014FA09 ,  5K014GA02
引用特許：
出願人引用 (1件)
  • ビット誤り率テスター
    公報種別：公開公報   出願番号：特願平6-209173   出願人：ヒューレット・パッカード・カンパニー
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM