特許
J-GLOBAL ID：200903020799002007
不揮発性半導体記憶装置の書き込み方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平10-115476
公開番号（公開出願番号）：特開平11-306772
出願日： 1998年04月24日
公開日（公表日）： 1999年11月05日
要約：
【要約】【課題】選択セルの書き込みを行う際にその書き込み速度を遅くすることなく、非選択セルのゲートディスターブ現象を抑制することができる不揮発性半導体記憶装置の書き込み方法を提供する。【解決手段】ソース領域、レイン領域、浮遊ゲート電極、制御ゲート電極を有するメモリセルがマトリックス状に配列され、各セルまたは複数セルからなるセルユニットでのドレイン領域がビット線に、ソース領域がソース線に、制御ゲート電極がワード線にそれぞれ接続されている。書き込みのために選択されたワード線に対し書き込みのための印加電圧は、初期のパルス電圧のみ(初回のパルス電圧のみ)、以後のパルス電圧より低い。
請求項（抜粋）：
半導体基板の表層部にセル毎のソース領域およびドレイン領域が離間して形成され、両領域間における半導体基板の上に絶縁膜を介して浮遊ゲート電極が配置されるとともに、浮遊ゲート電極の上に絶縁膜を介して制御ゲート電極が延設され、さらに、マトリックス状に配列された各セルまたは複数セルからなるセルユニットでのドレイン領域がビット線に、ソース領域がソース線に、制御ゲート電極がワード線にそれぞれ接続された不揮発性半導体記憶装置の書き込み方法であって、書き込みのために選択されたワード線に所定電圧を印加するに先立つ書き込み初期において、前記書き込み電圧よりも低い電圧を印加するようにしたことを特徴とする不揮発性半導体記憶装置の書き込み方法。
IPC (5件)：
G11C 16/02
, H01L 27/115
, H01L 21/8247
, H01L 29/788
, H01L 29/792
G11C 17/00 611 F
, H01L 27/10 434
, H01L 29/78 371
