特許
J-GLOBAL ID：200903020941395216
拡張されたトレンチ及びドーピング領域を有するMOSゲートパワー素子及び、それを形成するプロセス
発明者：
出願人/特許権者：
代理人 (1件)：
伊東 忠彦 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-144446
公開番号（公開出願番号）：特開2000-353805
出願日： 2000年05月17日
公開日（公表日）： 2000年12月19日
要約：
【要約】 (修正有)【課題】 必要な電圧阻止能力を減少すること無しにドレイン領域の抵抗率を減少させることができるMOSゲートパワー素子を提供する。【解決手段】 基板201内の深いトレンチ202は、底部203及び側面204に誘電性材料を残し、上方部分を、導電材料205で満たしゲート領域206を形成する。一方にP拡散領域212を、反対側にN型のドレイン領域208に重ねてP型のウェル領域207を配置する。ドレイン領域208は、トレンチ底部内の厚い誘電体層203により、拡張P領域212から隔離されている。N型に多量にドープされたソース領域211と、P型に多量にドープされた本体領域210は、ウェル領域207内上方に配置する。中間の高さの誘電体層213でゲート205及びソース211を覆い、更にソース金属215でソース211、本体領域210及びP拡散領域212を接続する。
請求項（抜粋）：
基板は第1の導電型のドープされた単結晶半導体材料を含み、トレンチは上方層に伸び、前記トレンチは誘電性材料で満たされた底部を有し、前記材料は前記トレンチの前記低部に厚い誘電体層を形成し、前記トレンチは更に、誘電性材料で内側が被われ且つ実質的に導電材料で満たされた上方部分を有し、前記トレンチの前記満たされた上方部分はゲート領域を形成する、上方層を有する基板を有するトレンチMOSゲート素子であって、第2の反対の導電型のドープされ拡張された領域は、上方面から前記トレンチの一方の側の前記上方層へ延び、前記第2の導電型のドープされたウェル領域は、前記トレンチの反対側の前記上方層内の前記第1の導電型のドレイン領域に重なり、前記ドレイン領域は、前記トレンチの前記底部内の前記厚い誘電体層により前記拡張された領域と実質的に隔離されており、前記第1の導電型の多量にドープされたソース領域及び、前記第2の導電型の多量にドープされた本体領域が、前記上方面で前記ウェル領域内に配置され、前記上方面の中間の高さの誘電体層は、前記ゲート及びソース領域と重なり、且つ、金属層が前記上方面と前記中間の高さの誘電体層に重なり、前記金属層は、前記ソース及び本体領域及び、前記拡張された領域と電気的に接触することを特徴とするトレンチMOSゲート素子。
IPC (3件)：
H01L 29/78 653
, H01L 29/78 652
, H01L 29/749
H01L 29/78 653 A
, H01L 29/78 652 J
, H01L 29/74 601 A
