特許
J-GLOBAL ID：200903020992359095

半導体記憶装置

発明者：
宮崎 浩一

宮崎 浩一 について

, 
松井 克晃

松井 克晃 について


出願人/特許権者：
沖電気工業株式会社

沖電気工業株式会社 について


代理人 (1件)： 亀谷 美明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-211335
公開番号（公開出願番号）：特開2001-035182
出願日： 1999年07月26日
公開日（公表日）： 2001年02月09日
要約：
【要約】【課題】 大容量化,高集積化された場合であっても,安定的にカラム線の不良を冗長救済することが可能な半導体記憶装置を提供する。【解決手段】 半導体記憶装置に備えられたカラムデコーダ回路CD11は,ヒューズブロックFB[0]〜FB[127],第1デコーダDA[0]〜DA[127],冗長制御回路RL[0]〜RL[127],RLr,第2デコーダDB[0]〜DB[255],DBr[0],DBr[1],カラム線ドライバDV11[0]〜DV11[255],DV11r[0],DV11r[1]を有する。冗長制御回路RL[k]は,第2デコーダDB[2k],DB[2k+1]を介して,カラム線CL[2k]を駆動するカラム線ドライバDV11[2k]およびカラム線CL[2k+1]を駆動するカラム線ドライバDV11[2k+1]と接続されている。
請求項（抜粋）：
選択信号を出力するn(nは,1以上の整数である。)個の第1デコーダと;カラム線の状態に応じて切断されるヒューズを備えたn個のヒューズブロックと;n+1個の冗長制御回路から成る冗長制御回路群であって,k+1(kは,1以上n以下の整数である。)番目の冗長制御回路が,前記n個のヒューズブロックによって,前記n個の第1デコーダのうちk番目の第1デコーダから出力される選択信号またはk+1番目の第1デコーダから出力される選択信号のいずれか一方を選択する,冗長制御回路群と;前記各冗長制御回路によって選択された前記選択信号を2以上のカラム線から成るn+1個の各カラム線群に供給するn+1個の第2デコーダ部と;を含むカラム線デコーダ回路を備えたことを特徴とする,半導体記憶装置。
IPC (3件)：
G11C 29/00 603 ,  G06F 12/16 310 ,  G11C 11/401
FI (3件)：
G11C 29/00 603 D ,  G06F 12/16 310 P ,  G11C 11/34 371 D
Fターム (15件)：
5B018GA06 ,  5B018KA13 ,  5B018KA16 ,  5B018NA02 ,  5B018QA16 ,  5B024AA15 ,  5B024BA15 ,  5B024BA18 ,  5B024CA07 ,  5B024CA17 ,  5L106AA01 ,  5L106CC04 ,  5L106CC12 ,  5L106CC13 ,  5L106CC17
引用特許：
出願人引用 (3件)
  • 半導体集積回路装置
    公報種別：公開公報   出願番号：特願平6-305284   出願人：株式会社沖マイクロデザイン宮崎, 沖電気工業株式会社
  • 半導体集積回路装置
    公報種別：公開公報   出願番号：特願平9-218647   出願人：三菱電機株式会社
  • 冗長接続切換回路
    公報種別：公開公報   出願番号：特願平4-034826   出願人：富士通株式会社
審査官引用 (3件)
  • 半導体集積回路装置
    公報種別：公開公報   出願番号：特願平6-305284   出願人：株式会社沖マイクロデザイン宮崎, 沖電気工業株式会社
  • 半導体集積回路装置
    公報種別：公開公報   出願番号：特願平9-218647   出願人：三菱電機株式会社
  • 冗長接続切換回路
    公報種別：公開公報   出願番号：特願平4-034826   出願人：富士通株式会社

前のページに戻る

TOP

BOTTOM