特許
J-GLOBAL ID：200903021023723665

積層インダクタ

発明者：
山内 清久

山内 清久 について

, 
川口 誠

川口 誠 について

, 
奥田 健二

奥田 健二 について

, 
比田勝 真也

比田勝 真也 について

, 
鈴木 茂徳

鈴木 茂徳 について


出願人/特許権者：
FDK株式会社

FDK株式会社 について


代理人 (1件)： 茂見 穰
公報種別：公開公報
出願番号（国際出願番号）：特願2006-191611
公開番号（公開出願番号）：特開2008-021788
出願日： 2006年07月12日
公開日（公表日）： 2008年01月31日
要約：
【課題】優れた直流重畳特性を呈し、低直流バイアス電流時の交流抵抗を抑えることができると共に、コイル電流が定格範囲内の全電流領域でインダクタンス変化が比較的緩やかな高特性が得られるようにする。【解決手段】電気絶縁性の磁性層22と導体パターン20が積層され前記導体パターンが順次接続されることで、磁性体中で積層方向に重畳しながら螺旋状に周回するコイルが形成され、該コイルの両端がそれぞれ引出導体24を介して積層体チップ外表面に引き出され電極端子12に接続されている積層インダクタ10である。積層面全体にわたる電気絶縁性の磁気ギャップ層26が1層以上配置されると共に、間隔をおいて重なり合う導体パターンの間で該導体パターンに近接して該導体パターン形状に対応した電気絶縁性の非磁性パターン28が配置されている。【選択図】図1
請求項（抜粋）：
電気絶縁性の磁性層と導体パターンが積層され前記導体パターンが順次接続されることで、磁性体中で積層方向に重畳しながら螺旋状に周回するコイルが形成され、該コイルの両端がそれぞれ引出導体を介して積層体チップ外表面に引き出され電極端子に接続されている積層インダクタにおいて、 積層面全体にわたる電気絶縁性の磁気ギャップ層が1層以上配置されると共に、間隔をおいて重なり合う導体パターンの間で該導体パターンに近接して該導体パターン形状に対応した電気絶縁性の非磁性パターンが配置されていることを特徴とする積層インダクタ。
IPC (2件)：
H01F 37/00 ,  H01F 27/255
FI (2件)：
H01F37/00 D ,  H01F27/24 D
引用特許：
出願人引用 (8件)
全件表示
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM