特許
J-GLOBAL ID：200903021087876147

電気光学装置及びその製造方法並びに電子機器

発明者：
小出 清貴

小出 清貴 について

, 
倉科 久樹

倉科 久樹 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (1件)： 鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-270352
公開番号（公開出願番号）：特開2000-098409
出願日： 1998年09月24日
公開日（公表日）： 2000年04月07日
要約：
【要約】【課題】 アクティブマトリクス駆動方式の液晶装置等の電気光学装置において、画素開口率を低めることなく各画素毎に十分に大きく且つ各画素間で均一性の高い蓄積容量を形成し、表示ムラを低減すると共に高品位画像を表示する。【解決手段】 液晶装置は、一対の基板間に挟持された液晶層(50)と、TFTアレイ基板(10)にマトリクス状に設けられた画素電極(9a)とを備える。TFT(30)の下側には、第1遮光膜(11a)が設けられている。各画素電極に隣接して設けられ、液晶容量と並列接続される蓄積容量(70)は、溝(72)内にも形成されており、3次元的な広がりを持つことで大容量とされている。
請求項（抜粋）：
一対の基板間に電気光学物質が挟持されてなり、該一対の基板の一方の基板上に、マトリクス状に配置された複数の画素電極と、該複数の画素電極を夫々駆動する複数の薄膜トランジスタと、前記複数の画素電極に夫々並列接続された複数の蓄積容量と、前記複数の薄膜トランジスタに夫々接続されており相交差する複数のデータ線及び複数の走査線と、前記複数の薄膜トランジスタを構成する半導体層の少なくともチャネル領域及び前記複数の蓄積容量の一部を前記一方の基板の側から見て夫々覆う位置に設けられた遮光膜と、該遮光膜及び前記薄膜トランジスタの間に介在すると共に前記複数の蓄積容量の一部に夫々対向する各箇所に前記薄膜トランジスタ側から前記遮光膜側に至る溝が掘られている層間絶縁膜とを備えており、前記複数の蓄積容量の一部は夫々、前記溝の側壁を規定する前記層間絶縁膜部分上及び前記溝の底を規定する前記遮光膜部分上に形成されていることを特徴とする電気光学装置。
IPC (3件)：
G02F 1/1343 ,  G02F 1/136 500 ,  G09F 9/30 338
FI (3件)：
G02F 1/1343 ,  G02F 1/136 500 ,  G09F 9/30 338
Fターム (58件)：
2H092GA48 ,  2H092GA51 ,  2H092JA25 ,  2H092JA29 ,  2H092JA38 ,  2H092JA42 ,  2H092JA44 ,  2H092JA46 ,  2H092JB13 ,  2H092JB23 ,  2H092JB32 ,  2H092JB38 ,  2H092JB54 ,  2H092JB57 ,  2H092JB63 ,  2H092JB69 ,  2H092KA04 ,  2H092KA07 ,  2H092KB14 ,  2H092KB23 ,  2H092MA05 ,  2H092MA07 ,  2H092MA14 ,  2H092MA15 ,  2H092MA16 ,  2H092MA18 ,  2H092MA19 ,  2H092MA20 ,  2H092MA27 ,  2H092MA28 ,  2H092MA35 ,  2H092MA37 ,  2H092MA41 ,  2H092NA07 ,  2H092NA25 ,  2H092PA06 ,  2H092PA11 ,  2H092QA07 ,  2H092RA05 ,  5C094AA03 ,  5C094AA10 ,  5C094AA43 ,  5C094AA45 ,  5C094AA48 ,  5C094AA55 ,  5C094BA03 ,  5C094BA43 ,  5C094CA19 ,  5C094DA13 ,  5C094DB04 ,  5C094EA04 ,  5C094EA06 ,  5C094EB02 ,  5C094ED15 ,  5C094FB02 ,  5C094FB12 ,  5C094FB16 ,  5C094GB10
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM