特許
J-GLOBAL ID:200903021274338019
半導体装置及びその製造方法
発明者:
,
出願人/特許権者:
代理人 (3件):
岩橋 文雄
, 内藤 浩樹
, 永野 大介
公報種別:公開公報
出願番号(国際出願番号):特願2004-243127
公開番号(公開出願番号):特開2006-060156
出願日: 2004年08月24日
公開日(公表日): 2006年03月02日
要約:
【課題】 極浅接合の形成において、極浅接合の抵抗バラツキあるいは接合リーク電流のバラツキを抑制する。【解決手段】 素子分離領域1で画定された1つのPMOSトランジスタのS/D拡散層の形成される接合拡散層領域2は、互いに分離された同一サイズの第1接合拡散ブロック2a、第2接合拡散ブロック2bおよび第3接合拡散ブロック2cに分割されている。そして、この分割した複数の接合拡散ブロック上を入力ゲート電極3が配設され、電源配線4および出力配線5が形成される。このように、MOSトランジスタの接合拡散層領域を分割することで、フラッシュランプアニールのような低サーマルパジェットの熱処理により形成する極浅接合において、抵抗バラツキあるいは接合リーク電流のバラツキは抑制される。【選択図】 図1
請求項(抜粋):
半導体基板上に形成された半導体素子の1つのPN接合が複数の拡散層に分割して設けられていることを特徴とする半導体装置。
IPC (1件):
FI (1件):
Fターム (22件):
5F140AA05
, 5F140AA13
, 5F140AA24
, 5F140AB04
, 5F140BA01
, 5F140BA06
, 5F140BA07
, 5F140BF01
, 5F140BF04
, 5F140BF08
, 5F140BF47
, 5F140BG08
, 5F140BG09
, 5F140BG12
, 5F140BG14
, 5F140BH14
, 5F140BK02
, 5F140BK10
, 5F140BK13
, 5F140BK21
, 5F140CB04
, 5F140CB08
引用特許:
出願人引用 (1件)
審査官引用 (4件)
-
半導体装置およびその製造方法
公報種別:公開公報
出願番号:特願2000-310283
出願人:ソニー株式会社
-
半導体装置及びその製造方法
公報種別:公開公報
出願番号:特願2002-166457
出願人:株式会社日立製作所, 株式会社日立超エル・エス・アイ・システムズ
-
半導体装置
公報種別:公開公報
出願番号:特願平8-271613
出願人:株式会社半導体エネルギー研究所, シャープ株式会社
前のページに戻る