特許
J-GLOBAL ID：200903021312828220

実装基板の製造方法、実装基板および実装基板製造用マスター基板

発明者：
伊藤 睦禎

伊藤 睦禎 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2003-324368
公開番号（公開出願番号）：特開2005-093660
出願日： 2003年09月17日
公開日（公表日）： 2005年04月07日
要約：
【課題】歩留まりが高く、製造コストを抑制し、リードタイムを短くできる実装基板の製造方法と、この方法で製造された微細な導電パターンを有する実装基板およびそれを製造するためのマスター基板を提供する。【解決手段】表面が導電性である第1の導電性基板(10,11)上に、第1の導電性基板の表面よりも未硬化樹脂シートの表面に対して接着性が低い第1の樹脂パターン12pを形成して第2の導電層形成用のマスター基板を形成する。次に、第1の樹脂パターンをマスクとして第2の導電層13をパターン形成し、その上に第1の未硬化樹脂シート14を貼り合わせ、剥離して第2の導電層13を第1の未硬化樹脂シート14上に転写する。次に、第1の未硬化樹脂シート14をコア基板の第1の導電層が形成された面とを貼り合わせ、第1の未硬化樹脂シート14を硬化して第1の絶縁層とする。【選択図】図4
請求項（抜粋）：
コア基板上に第1の導電層をパターン形成する工程と、 少なくとも表面が導電性である第1の導電性基板上の第2の導電層形成領域を除く領域において、当該第1の導電性基板の表面よりも未硬化樹脂シートの表面に対して接着性が低い第1の樹脂パターンを形成して第2の導電層形成用のマスター基板を形成する工程と、 前記第1の樹脂パターンをマスクとして、前記第2の導電層形成領域における前記第1の導電性基板上に第2の導電層をパターン形成する工程と、 前記第2の導電層側から前記第2の導電層形成用のマスター基板に第1の未硬化樹脂シートを貼り合わせる工程と、 前記第1の未硬化樹脂シートと前記第1の樹脂パターンの界面および前記第2の導電層と前記第1の導電性基板の界面で剥離し、前記第2の導電層を前記第1の未硬化樹脂シート上に転写する工程と、 前記第1の未硬化樹脂シートの前記第2の導電層が転写された面と反対側の面と、前記コア基板の前記第1の導電層が形成された面とを貼り合わせる工程と、 前記第1の未硬化樹脂シートを硬化して第1の絶縁層とする工程と を有する実装基板の製造方法。
IPC (3件)：
H05K3/46 ,  H01L23/12 ,  H05K3/20
FI (4件)：
H05K3/46 G ,  H05K3/46 N ,  H05K3/20 B ,  H01L23/12 N
Fターム (35件)：
5E343AA02 ,  5E343AA13 ,  5E343AA15 ,  5E343AA17 ,  5E343BB24 ,  5E343DD56 ,  5E343EE52 ,  5E343ER12 ,  5E343ER52 ,  5E343GG08 ,  5E343GG11 ,  5E346AA02 ,  5E346AA12 ,  5E346AA15 ,  5E346AA22 ,  5E346AA43 ,  5E346CC04 ,  5E346CC05 ,  5E346CC09 ,  5E346CC32 ,  5E346CC54 ,  5E346DD02 ,  5E346DD24 ,  5E346DD33 ,  5E346DD44 ,  5E346EE01 ,  5E346EE07 ,  5E346FF01 ,  5E346FF18 ,  5E346GG15 ,  5E346GG17 ,  5E346GG27 ,  5E346GG28 ,  5E346HH26 ,  5E346HH33
引用特許：
出願人引用 (1件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM