特許
J-GLOBAL ID：200903021313365924

エラスティックストア回路

発明者：
吉永 幸太郎

吉永 幸太郎 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平11-164668
公開番号（公開出願番号）：特開2000-353075
出願日： 1999年06月11日
公開日（公表日）： 2000年12月19日
要約：
【要約】【課題】アドレス制御部の回路規模を縮減するエラスティック回路の提供。【解決手段】2ポートメモリ13と、読み出しアドレス発生回路11と、書き込みアドレス発生回路12と、前記読み出しアドレスと前記書き込みアドレスの最下位ビットをそれぞれアップ、ダウン制御信号として入力するアップダウンカウンタ15と、アップダウンカウンタのカウント出力値を予め定められた所定値と比較し、前記読み出しアドレスと前記書き込みアドレスの初期化を行なうための条件に該当する場合、前記読み出しアドレス発生回路と前記書き込みアドレス発生回路に対してイニシャライズ信号23、及びアラーム信号24を出力する距離検出部16と、を備える。
請求項（抜粋）：
2ポートメモリの読み出しアドレスの所定ビットと書き込みアドレスの所定ビットのうちの一方をカウントアップ制御信号、他方をカウントダウン制御信号としてそれぞれ入力するアップダウンカウンタを備え、前記アップダウンカウンタのカウンタ出力値を監視し該カウンタ出力値が予め定められた所定値に達した場合、前記読み出しアドレスと前記書き込みアドレスを初期化するように制御する手段を備えたことを特徴とするエラスティックストア回路。
IPC (4件)：
G06F 5/06 311 ,  G06F 5/06 352 ,  G06F 12/02 550 ,  H04L 13/08
FI (4件)：
G06F 5/06 311 ,  G06F 5/06 352 ,  G06F 12/02 550 D ,  H04L 13/08
Fターム (12件)：
5B060AB07 ,  5B060AC19 ,  5B060MB05 ,  5K034AA11 ,  5K034CC01 ,  5K034HH01 ,  5K034HH02 ,  5K034HH23 ,  5K034HH46 ,  5K034HH56 ,  5K034TT01 ,  5K034TT02
引用特許：
出願人引用 (3件) 審査官引用 (1件)

前のページに戻る

TOP

BOTTOM