特許
J-GLOBAL ID：200903021736340413

半導体記憶素子およびその製造方法

発明者：
山▲崎▼ 信夫

山▲崎▼ 信夫 について

, 
石原 数也

石原 数也 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-281229
公開番号（公開出願番号）：特開2002-176149
出願日： 2001年09月17日
公開日（公表日）： 2002年06月21日
要約：
【要約】【課題】 強誘電体膜あるいは高誘電体膜の劣化が生じず、強誘電体キャパシタの水素による劣化を防ぎ、特性の良好な強誘電体キャパシタを有する信頼性の高い半導体記憶素子およびその製造方法を提供する。【解決手段】 この半導体記憶素子は、誘電体キャパシタ37〜40の上方に層間絶縁膜42,45および金属配線43,46が形成されてなる半導体記憶素子において、層間絶縁膜42,45または金属配線43,46の少なくとも一方の上面または底面の少なくとも一方が、水素拡散バリア膜44,47で被覆されている。この水素拡散バリア膜44,47によって、層間絶縁膜45や金属配線43,46を形成する工程で発生する水素が誘電体キャパシタに浸入することを防げる。
請求項（抜粋）：
半導体基板上に誘電体膜を含む誘電体キャパシタが形成され、上記誘電体キャパシタの上方に層間絶縁膜および金属配線が単層または多層で形成されてなる半導体記憶素子において、上記層間絶縁膜または金属配線の少なくとも一方の上面または底面の少なくとも一方が水素拡散バリア膜で被覆されていることを特徴とする半導体記憶素子。
IPC (3件)：
H01L 27/105 ,  H01L 21/8242 ,  H01L 27/108
FI (2件)：
H01L 27/10 444 B ,  H01L 27/10 651
Fターム (14件)：
5F083FR02 ,  5F083GA21 ,  5F083JA06 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083MA06 ,  5F083MA17 ,  5F083NA08 ,  5F083PR40
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM