特許
J-GLOBAL ID：200903021775784205
不揮発性半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平10-155073
公開番号（公開出願番号）：特開平11-353887
出願日： 1998年06月03日
公開日（公表日）： 1999年12月24日
要約：
【要約】【課題】 従来の不揮発性半導体記憶装置では、2つのメモリアレイを1パッケージの装置内に形成しても、2回の読み出し用の動作が必要であり、動作が複雑で、読み出しを実行するときに必要な処理時間も約2倍であった。【解決手段】 本発明の不揮発性半導体記憶装置は、複数のブロックを有するメモリアレイと、メモリアレイの状態を示す第1データを格納するステータスレジスタと、複数のブロックのうちの1つの状態を示す第2データを格納するブロックステータスレジスタと、第1データおよび第2データのデータバスへの出力を制御する制御回路とを備え、データバスのビット数は、第1データのビット数と第2のデータのビット数とを加えたものと等しいかまたは大きく、制御回路は、第1のデータと第2のデータとがデータバスに同時に出力されるように第1データおよび第2データのデータバスへの出力を制御する。
請求項（抜粋）：
複数のブロックを有するメモリアレイと、該メモリアレイの状態を示す第1データを格納するステータスレジスタと、該複数のブロックのうちの1つの状態を示す第2データを格納するブロックステータスレジスタと、該第1データおよび該第2データのデータバスへの出力を制御する制御回路とを備え、該データバスのビット数は、該第1データのビット数と該第2のデータのビット数とを加えたものと等しいかまたは大きく、該制御回路は、該第1のデータと該第2のデータとが該データバスに同時に出力されるように該第1データおよび第2データの該データバスへの出力を制御する、不揮発性半導体記憶装置。
IPC (2件)：
G11C 16/06
, G06F 12/06 521
G11C 17/00 631
, G06F 12/06 521 A
