特許

J-GLOBAL ID：200903022024191400

データ処理システムのデバッグ中にマルチワード命令レジスタを利用する方法

発明者： ダグラス イー.ディーオ ,  ナタラジャン セシャン
出願人/特許権者： テキサス インスツルメンツ インコーポレイテツド
代理人 (1件)： 浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-370528
公開番号（公開出願番号）：特開平10-187491
出願日： 1997年12月22日
公開日（公表日）： 1998年07月21日
要約：

【要約】【課題】 外部テストシステムへの接続時に集積回路のデバッグとエミュレーションが行えるエミュレーションユニットと共に、マイクロプロセッサ1および周辺装置を備えた集積回路上のデータ処理システムを提供する。【解決手段】 マイクロプロセッサ1は、フェッチ/デコードユニット10a〜cと機能実行単位12、14、16、18に関連のある複数の実行段階を備えた命令実行パイプラインを有している。マイクロプロセッサ1のパイプラインが非保護であることから、命令記憶装置23に記憶されたシステムプログラムコードによって、データメモリ22およびレジスタファイル20へのメモリアクセスの待ち時間が利用できる。エミュレーションユニット50は、無関係な演算の発生等、エミュレーション中にメモリ22〜23や周辺装置60〜61に影響を及ぼすような事態を回避するような方法で演算を行う。

請求項（抜粋）：

データ処理システム内のプロセッサをデバッグする方法において、前記プロセッサがマルチワード命令レジスタを備え、かつ前記方法が、通常の演算方法により、前記マルチワード命令レジスタに保持されているシステムコードを実行する段階と、前記プロセッサの通常の演算を停止する段階と、前記プロセッサの前記マルチワード命令レジスタに保持されている一連のデバッグコード命令を実行し、前記プロセッサ上でデバッグ動作を行う段階と、前記データ処理システム内で無関係な演算が一切発生しないような方法で前記マルチワード命令レジスタ内の前記システムコードの実行を継続する段階と、を含むデバッグ方法。

IPC (2件)：

G06F 11/28 315 ,  G06F 9/38 310

FI (2件)：

G06F 11/28 315 A ,  G06F 9/38 310 J

引用特許：

審査官引用 (3件)

• 命令のシングルステップ実行方式
  公報種別：公開公報   出願番号：特願平5-031797   出願人：株式会社東芝
• コード変換装置
  公報種別：公開公報   出願番号：特願平4-213135   出願人：株式会社東芝
• エミュレータ
  公報種別：公開公報   出願番号：特願平4-177131   出願人：株式会社日立製作所, 株式会社日立マイコンシステム