特許
J-GLOBAL ID:200903022115735380

テスト回路及びテスト方法

発明者:
出願人/特許権者:
代理人 (1件): 後藤 洋介 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平8-344803
公開番号(公開出願番号):特開平10-185999
出願日: 1996年12月25日
公開日(公表日): 1998年07月14日
要約:
【要約】【課題】 バウンダリスキャンと内部スキャンとを共通の外部端子を用いて行うことができるテスト回路及びテスト方法を提供することである。【解決手段】 テスト回路中のスキャンタップ制御回路に、内部スキャン命令をデコードするデコーダと、バウンダリスキャン用クロックから内部スキャン用クロックを発生する回路とを設け、これにより、バウンダリスキャン用に定められた手順にしたがって、内部スキャンをも行えるようにしている。
請求項(抜粋):
ボード上に搭載された半導体チップ間の接続関係をテストするバウンダリスキャンテストと、半導体チップ内部の論理回路をテストする内部スキャンテストとをボード上で行うことができるテスト方法において、前記バウンダリスキャンテストと内部スキャンテストとを共通の手順で行うことを特徴とするテスト方法。
IPC (2件):
G01R 31/28 ,  G06F 11/22 360
FI (2件):
G01R 31/28 G ,  G06F 11/22 360 P
引用特許:
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る