特許
J-GLOBAL ID:200903022260625666

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 恩田 博宣
公報種別:公開公報
出願番号(国際出願番号):特願平11-075243
公開番号(公開出願番号):特開2000-269435
出願日: 1999年03月19日
公開日(公表日): 2000年09月29日
要約:
【要約】【課題】サージ印加時のゲート電位を上げてトランジスタの動作電流を増加してESDのサージ耐量を向上させることができる半導体装置を提供する。【解決手段】チップ2内にLDMOSFET11が形成されるとともに、ゲート電圧昇圧用ツェナーダイオード群13がチップ2内において一端をLDMOSFET11のゲート端子に接続した状態で形成されている。チップ2に昇圧素子接続用パッド5bが形成され、ツェナーダイオード群13の他端と電気的に接続されている。ICチップ2の外部において、LDMOSFET11の高圧側端子に対しツェナーダイオード群13と並列状態で接続したボンディングワイヤー6aが、サージ印加時の寄生インダクタンスLとなっている。
請求項(抜粋):
チップ内に形成され、高圧側もしくは低圧側端子に負荷が接続された状態において電流経路途中に配置されることになる絶縁ゲート型トランジスタと、同じく前記チップ内において一端を前記絶縁ゲート型トランジスタのゲート端子に接続した状態で形成され、前記絶縁ゲート型トランジスタの高圧側からのサージ電圧の印加により作動するゲート電圧昇圧用素子と、前記チップの外部において前記絶縁ゲート型トランジスタの高圧側端子に対し前記ゲート電圧昇圧用素子と並列状態で接続され、サージ印加時の寄生インダクタンスとなる配線材料と、を備えたことを特徴とする半導体装置。
IPC (5件):
H01L 27/04 ,  H01L 21/822 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 29/78
FI (5件):
H01L 27/04 H ,  H01L 27/08 102 F ,  H01L 29/78 301 K ,  H01L 29/78 301 W ,  H01L 29/78 657 Z
Fターム (24件):
5F038AR30 ,  5F038AV04 ,  5F038AV06 ,  5F038AV11 ,  5F038AZ04 ,  5F038BB03 ,  5F038BH02 ,  5F038BH03 ,  5F038BH04 ,  5F038BH07 ,  5F038BH13 ,  5F038CD16 ,  5F040DA23 ,  5F040DA24 ,  5F040DB06 ,  5F040DB07 ,  5F040DB10 ,  5F040DC01 ,  5F048AA02 ,  5F048AC06 ,  5F048CC00 ,  5F048CC06 ,  5F048CC08 ,  5F048CC10
引用特許:
審査官引用 (5件)
  • 半導体装置
    公報種別:公開公報   出願番号:特願平4-318370   出願人:日本電装株式会社
  • 特開平1-278771
  • 半導体装置
    公報種別:公開公報   出願番号:特願平6-317111   出願人:トヨタ自動車株式会社, 株式会社豊田中央研究所
全件表示

前のページに戻る