特許
J-GLOBAL ID:200903022564302472
半導体装置およびその製造方法
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願2002-140474
公開番号(公開出願番号):特開2003-332270
出願日: 2002年05月15日
公開日(公表日): 2003年11月21日
要約:
【要約】【課題】 半導体ウエハの反りを防止するとともに、微細加工を可能にする。【解決手段】 半導体ウエハに複数の半導体素子19を形成する際に、半導体素子形成領域9の間のスクライブ領域10に応力緩和用の溝11を形成する。このとき、アライメントパターン形成領域23がスクライブ領域10に残るように、アライメントパターン形成領域23以外のスクライブ領域10に溝11を形成する。スクライブ領域10のアライメントパターン形成領域23にはフォトリソグラフィ工程で使用されるアライメントパターンやTEGパターンが形成される。
請求項(抜粋):
半導体基板、前記半導体基板の複数の半導体素子形成領域に形成された複数の半導体素子、および、前記半導体基板の前記複数の半導体素子形成領域の間のスクライブ領域にアライメントパターン形成領域が残るように前記スクライブ領域に形成された溝、を具備することを特徴とする半導体装置。
IPC (9件):
H01L 21/301
, H01L 21/02
, H01L 21/3065
, H01L 21/331
, H01L 21/336
, H01L 29/732
, H01L 29/737
, H01L 29/78 652
, H01L 29/78 653
FI (10件):
H01L 21/02 B
, H01L 29/78 652 Q
, H01L 29/78 653 A
, H01L 21/78 L
, H01L 21/78 Q
, H01L 21/302 104 C
, H01L 29/78 658 G
, H01L 29/78 658 Z
, H01L 29/72 S
, H01L 29/72 H
Fターム (14件):
5F003BA11
, 5F003BB07
, 5F003BC08
, 5F003BE07
, 5F003BF06
, 5F003BM01
, 5F003BS06
, 5F003BS08
, 5F004BD03
, 5F004DA01
, 5F004DA26
, 5F004DB01
, 5F004EA37
, 5F004EB04
引用特許: