特許
J-GLOBAL ID:200903022652971740
ヒューズ回路及び冗長デコーダ回路
発明者:
出願人/特許権者:
代理人 (1件):
京本 直樹 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-190507
公開番号(公開出願番号):特開2000-021191
出願日: 1998年07月06日
公開日(公表日): 2000年01月21日
要約:
【要約】【課題】不必要な電流を全く発生させない有効なプログラミングヒューズ回路を提供する。【解決手段】第一の電位供給回路101と第二の電位供給回路102間に接続された、プログラミングのために必要に応じてレーザ光で切断されるヒューズ素子103と、接点100に接続された保持・ドライバー回路106とを有し、デバイスの動作モード設定時に生成される第一の初期化信号104で第一の電位供給装置101により接点100に第一の電位を与え、デバイスの動作モード設定時に生成される第二の初期化信号105で第二の電位供給装置102により接点に第二の電位を与え、保持・ドライバー回路106は、第一および第二の電位のうちのいずれかに確定した接点100の電位を保持し且つこの電位を出力する。
請求項(抜粋):
デバイスの動作モード設定時に生成される第一の初期化信号を入力する第一の電位供給回路と、デバイスの動作モード設定時に生成される第二の初期化信号を入力する第二の電位供給回路と、前記第一の電位供給回路と前記第二の電位供給回路間に接続されたヒューズ素子と、前記第一の電位供給回路と前記ヒューズ素子間の接点に接続された保持・ドライバー回路とを有し、前記第一の初期化信号で第一の電位供給装置により前記接点に第一の電位を与え、前記第二の初期化信号で前記第二の電位供給装置により前記接点に第二の電位を与え、前記保持・ドライバー回路によって前記第一および第二の電位のうちのいずれかに確定した前記接点の電位を保持し且つこの電位を出力することを特徴とするヒューズ回路。
IPC (4件):
G11C 29/00 603
, G11C 11/413
, G11C 11/407
, G11C 11/401
FI (4件):
G11C 29/00 603 J
, G11C 11/34 341 C
, G11C 11/34 362 S
, G11C 11/34 371 D
Fターム (9件):
5B015AA01
, 5B015EA02
, 5B015GA01
, 5B024AA01
, 5B024BA18
, 5L106AA01
, 5L106CC02
, 5L106CC12
, 5L106GG04
引用特許:
出願人引用 (4件)
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平9-141368
出願人:富士通株式会社, 富士通ヴィエルエスアイ株式会社
-
半導体メモリ素子
公報種別:公開公報
出願番号:特願平8-018656
出願人:エルジイ・セミコン・カンパニイ・リミテッド
-
冗長アドレス発生回路
公報種別:公開公報
出願番号:特願平4-048855
出願人:富士通株式会社
-
特開平1-165098
全件表示
審査官引用 (4件)
-
半導体メモリ素子
公報種別:公開公報
出願番号:特願平8-018656
出願人:エルジイ・セミコン・カンパニイ・リミテッド
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平9-141368
出願人:富士通株式会社, 富士通ヴィエルエスアイ株式会社
-
冗長アドレス発生回路
公報種別:公開公報
出願番号:特願平4-048855
出願人:富士通株式会社
前のページに戻る