特許
J-GLOBAL ID：200903022700944491

半導体装置、表示装置、及び電子機器

発明者：
納 光明

納 光明 について

, 
宮崎 彩

宮崎 彩 について


出願人/特許権者：
株式会社半導体エネルギー研究所

株式会社半導体エネルギー研究所 について


公報種別：公開公報
出願番号（国際出願番号）：特願2006-109261
公開番号（公開出願番号）：特開2006-323370
出願日： 2006年04月12日
公開日（公表日）： 2006年11月30日
要約：
【課題】発光素子の発光、消灯状態に応じて駆動トランジスタのゲート電極に印加される電位は、ノイズや選択トランジスタからのリーク等の影響から変動し、駆動トランジスタは正規のオンオフを維持できず誤動作するといった問題を課題とする。【解決手段】ゲートがデータ線に接続され、第1端子が電源線に接続された第1のトランジスタと、ゲートが第1の走査線に接続され、第1端子が第1のトランジスタの第2端子に接続された第2のトランジスタと、第2のトランジスタの第2端子及び第2の走査線に接続されたメモリ回路と、第3のトランジスタと、第3のトランジスタの第1端子に接続された発光素子と、を有し、メモリ回路は、電源線から入力される第1の電位または第2の走査線から入力される第2の電位を保持し、第3のトランジスタのゲートに印加することで発光素子の発光を制御する構成とした。【選択図】図1
請求項（抜粋）：
ゲートがデータ線に接続され、第1端子が電源線に接続された第1のトランジスタと、 ゲートが第1の走査線に接続され、第1端子が前記第1のトランジスタの第2端子に接続された第2のトランジスタと、 前記第2のトランジスタの第2端子及び第2の走査線に接続されたメモリ回路と、 第3のトランジスタと、 前記第3のトランジスタの第1端子に接続された発光素子と、を有し、 前記メモリ回路は、前記電源線から入力される第1の電位または前記第2の走査線から入力される第2の電位を保持し、 前記第1の電位または前記第2の電位が前記第3のトランジスタのゲートに印加されることで、前記発光素子の発光を制御することを特徴とする半導体装置。
IPC (4件)：
G09G 3/30 ,  H01L 29/786 ,  H01L 51/50 ,  G09G 3/20
FI (8件)：
G09G3/30 J ,  H01L29/78 614 ,  H05B33/14 A ,  G09G3/20 624B ,  G09G3/20 611J ,  G09G3/20 611A ,  G09G3/20 631W ,  G09G3/20 680S
Fターム (57件)：
3K107AA01 ,  3K107BB01 ,  3K107CC14 ,  3K107CC33 ,  3K107EE04 ,  3K107HH04 ,  3K107HH05 ,  5C080AA06 ,  5C080BB06 ,  5C080DD09 ,  5C080DD26 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5C080JJ06 ,  5C080KK02 ,  5C080KK07 ,  5C080KK43 ,  5F110AA09 ,  5F110AA30 ,  5F110BB02 ,  5F110BB04 ,  5F110CC02 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110DD05 ,  5F110DD13 ,  5F110EE01 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE14 ,  5F110FF02 ,  5F110FF04 ,  5F110GG01 ,  5F110GG02 ,  5F110GG04 ,  5F110GG05 ,  5F110GG12 ,  5F110GG13 ,  5F110GG15 ,  5F110HL01 ,  5F110HL03 ,  5F110HL04 ,  5F110HL06 ,  5F110HL11 ,  5F110HM15 ,  5F110NN03 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN27 ,  5F110NN35 ,  5F110NN72 ,  5F110NN73 ,  5F110QQ11
引用特許：
出願人引用 (3件) 審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM