特許

J-GLOBAL ID：200903022860034416

半導体装置およびその製造方法

発明者： 柴田 和孝
出願人/特許権者： ローム株式会社
代理人 (1件)： 稲岡 耕作 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-292703
公開番号（公開出願番号）：特開2001-110829
出願日： 1999年10月14日
公開日（公表日）： 2001年04月20日
要約：

【要約】【課題】三次元実装に有利な半導体装置およびその製造方法を提供する。【解決手段】半導体装置10は、基板1と、この基板1にフェースダウン状態で接合された半導体チップCと、この半導体チップCの周囲において基板1から突出させて設けた突起電極Tと、半導体チップCおよび突起電極Tを封止する保護樹脂5とを備えている。突起電極Tの基部の直下には、基板1に貫通孔が形成されている。この貫通孔を介して上下の半導体装置10の相互接続が行われ、最下層の半導体装置10の実装基板50に対する接続が行われる。

請求項（抜粋）：

基板と、この基板の表面に活性表面を対向させたフェースダウン状態で接合された半導体チップと、前記基板の前記半導体チップが接合された表面から突出させて設けられた突起電極と、この突起電極の頭部が露出する状態で、この突起電極および前記半導体チップを封止する保護樹脂とを含むことを特徴とする半導体装置。

IPC (2件)：

H01L 21/56 ,  H01L 23/02

FI (2件)：

H01L 21/56 R ,  H01L 23/02 B

Fターム (7件)：

5F061AA02 ,  5F061BA03 ,  5F061CA04 ,  5F061CA21 ,  5F061CB12 ,  5F061CB13 ,  5F061FA06

引用特許：

審査官引用 (3件)

• 混成集積回路装置およびその製造方法
  公報種別：公開公報   出願番号：特願平7-040175   出願人：日本電気株式会社
• 複数チップ混載型半導体装置
  公報種別：公開公報   出願番号：特願平10-104132   出願人：新日本製鐵株式会社, 日本ファウンドリー株式会社, ユナイテッドメモリズ,インコーポレイテッド
• 高集積度チップ・オン・チップ実装
  公報種別：公開公報   出願番号：特願平11-151409   出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション