特許

J-GLOBAL ID：200903022874862281

ダイナミックメモリ装置のデータ帯域幅を増加させるための方法

発明者： ペーター ペッヒミュラー ,  渡辺 陽二
出願人/特許権者： シーメンス アクチエンゲゼルシヤフト ,  株式会社東芝
代理人 (1件)： 矢野 敏雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-078969
公開番号（公開出願番号）：特開平10-275462
出願日： 1998年03月26日
公開日（公表日）： 1998年10月13日
要約：

【要約】【目的】 拡張データ出力(EDO)モードで動作するよう初期的に構成されたダイナミックランダムアクセスメモリ(DRAM)装置のデータ帯域幅を実質的に増加させるコスト効果の高い方法を提供する。【構成】 ATDパルスの発生を一時的に抑制し、これにより少なくとも1つのストレージセルから選択されたデータが、遅延されたATDパルスが発生するまでは、内部リード/ライトデータバス上に置かれることがなく、それによって第1パイプラインステージが実質的に規定される。

請求項（抜粋）：

ダイナミックメモリ装置のデータ帯域幅を実質的に増加させる方法であって、ダイナミックメモリ装置は少なくとも1つのストレージセルと、1つのカラムデコーダと、1つの内部リード/ライトデータバスとを有し、カラムデコーダはカラムアドレスを受信し、当該カラムアドレスをデコードし、少なくとも1つのストレージセル内に蓄積されているデータが前記デコードされたカラムアドレスに相当し、当該データは、ダイナミックメモリ装置によって発生されるアドレス遷移検出(ATD)パルスの受信に応答して、内部リード/ライトデータバス上に置かれる形式の方法において、ATDパルスの発生を一時的に抑制し、これにより少なくとも1つのストレージセルから選択されたデータが、遅延されたATDパルスが発生するまでは、内部リード/ライトデータバス上に置かれることがなく、それによって第1パイプラインステージが実質的に規定される、ことを特徴とするダイナミックメモリ装置のデータ帯域幅増加方法。

IPC (2件)：

G11C 11/401 ,  G11C 11/407

FI (2件)：

G11C 11/34 362 D ,  G11C 11/34 354 C

引用特許：

審査官引用 (5件)

• 特開平4-243085
  
• 半導体記憶装置とそのパイプライン動作制御方法
  公報種別：公開公報   出願番号：特願平4-355157   出願人：株式会社日立製作所
• DRAMの転送方式
  公報種別：公開公報   出願番号：特願平7-022194   出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション
• デコーダ回路
  公報種別：公開公報   出願番号：特願平4-055764   出願人：沖電気工業株式会社
• 特開平4-243085