特許
J-GLOBAL ID：200903023092347759
半導体装置及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平7-120752
公開番号（公開出願番号）：特開平8-293565
出願日： 1995年04月21日
公開日（公表日）： 1996年11月05日
要約：
【要約】【目的】ゲート絶縁膜をエッチングすることにバラツキの発生を抑止する構造の分割ゲートMFSFETの形成。【構成】強誘電体であるPZT膜3の上に白金2を形成してから、ゲートのパターニングを行い、ゲート絶縁膜の一部に用いている白金5を絶縁するため酸化膜4を一度全面に形成し、ゲート側面だけに残るようにエッチバックを行い、ゲート電極となるポリシリコン1と白金2と、ゲート側面の酸化膜4をマスクにイオン注入を行うことによりソース、ドレイン領域9、10が形成され、強誘電体形成時に厚さのバラツキの原因となるフィールド酸化膜8によるフィールド域とトランジスタ形成域の段差部とゲート部の距離を大きく設定できる。
請求項（抜粋）：
チャネル域により分離されたソース領域及びドレイン領域を有する基板と、前記チャネル上に形成された導体膜及び/又は半導体膜と、強誘電体膜との積層構造を含むゲート強誘電体絶縁膜と、前記ゲート強誘電体絶縁膜上に形成されたゲート電極と、からなる第1のFETと、前記第1のFETのゲート電極と電気的に接続され、前記第1のFETと隣接して形成された第2のFETと、を備え、前記ゲート強誘電体絶縁膜内の導体膜及び/又は半導体膜が前記ゲート電極と絶縁されたことを特徴とする半導体装置。
IPC (6件)：
H01L 21/8247
, H01L 29/788
, H01L 29/792
, G11C 11/22
, G11C 16/02
, H01L 27/115
H01L 29/78 371
, G11C 11/22
, G11C 17/00 307 Z
, H01L 27/10 434
