遅延回路および制御信号発生回路

発明者：
出願人/特許権者：
代理人 (1件)：石田敬 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-062675
公開番号（公開出願番号）：特開平9-261018
出願日： 1996年03月19日
公開日（公表日）： 1997年10月03日
要約：

【要約】【課題】電子回路中の信号の位相を制御して入力信号に対して所定の遅延を有する出力信号を得るための遅延回路および該遅延回路を用いた制御信号発生回路に関し、量子化誤差やオフセットの影響を受けることなく、高速のクロック等を精度良く生成するための制御信号発生回路および該制御信号発生回路に使用する遅延回路の提供を目的とする。【解決手段】入力信号INに対して所定の遅延を与えて出力信号OUTを出力する遅延回路であって、縦列接続された複数のゲートユニットGAUを有し、前記出力信号OUTを出力するゲート列GAと、記憶するデータによって、前記ゲート列GAのどのゲート段から前記入力信号INの遅延を開始するかを制御する遅延開始ゲート規定回路RGとを具備するように構成する。

請求項（抜粋）：

入力信号(IN)に対して所定の遅延を与えて出力信号(OUT)を出力する遅延回路であって、縦列接続された複数のゲートユニット(GAU)を有し、前記出力信号(OUT)を出力するゲート列(GA)と、記憶するデータによって、前記ゲート列(GA)のどのゲート段から前記入力信号(IN)の遅延を開始するかを制御する遅延開始ゲート規定回路(RG,SRG)とを具備することを特徴とする遅延回路。

IPC (2件)：

H03K 5/14 , H03L 7/081

FI (2件)：

H03K 5/14 , H03L 7/08 J

引用特許：

出願人引用 (5件)

ディレイ調整回路
公報種別：公開公報出願番号：特願平4-167879 出願人：富士通株式会社, 富士通ヴィエルエスアイ株式会社
特開平4-079516
高解像度プログラマブル・パルス発生器
公報種別：公開公報出願番号：特願平5-296662 出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション

全件表示

審査官引用 (5件)

ディレイ調整回路
公報種別：公開公報出願番号：特願平4-167879 出願人：富士通株式会社, 富士通ヴィエルエスアイ株式会社
特開平4-079516
高解像度プログラマブル・パルス発生器
公報種別：公開公報出願番号：特願平5-296662 出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション

全件表示

前のページに戻る