特許

J-GLOBAL ID：200903023581057780

記憶素子および記憶装置

発明者： 水口 徹也 ,  大場 和博 ,  保田 周一郎 ,  佐々木 智 ,  山田 直美 ,  河内山 彰 ,  荒谷 勝久
出願人/特許権者： ソニー株式会社
代理人 (3件)： 藤島 洋一郎 ,  三反崎 泰司 ,  長谷部 政男
公報種別：公開公報
出願番号（国際出願番号）：特願2007-216398
公開番号（公開出願番号）：特開2009-049322
出願日： 2007年08月22日
公開日（公表日）： 2009年03月05日
要約：

【課題】イオン源層中の一の元素の組成比調整を行う際にトレードオフの関係にある複数の特性を同時に向上させることの可能な記憶素子を提供する。【解決手段】下部電極11、高抵抗層12、イオン源層13および上部電極14がこの順に配置して形成されている。イオン源層13は、高抵抗層12側に設けられた第1イオン源層13Aと、上部電極14側に設けられた第2イオン源層13Bとの2層を有する。第1イオン源層13Aには少なくともZrが含まれ、第2イオン源層13BにはCu、AgおよびZnのうち少なくとも一種類の金属元素と、Te、SおよびSeのうち少なくとも一種類のカルコゲン元素とが含まれている。【選択図】図2

請求項（抜粋）：

第1電極、高抵抗層、イオン源層および第2電極をこの順に配置してなる記憶素子であって、 前記イオン源層は、 前記高抵抗層側に設けられ、少なくともZrを含む第1イオン源層と、 前記第2電極側に設けられ、Cu、AgおよびZnのうち少なくとも一種類の金属元素と、Te、SおよびSeのうち少なくとも一種類のカルコゲン元素とを含む第2イオン源層と を有する ことを特徴とする記憶素子。

IPC (3件)：

H01L 27/10 ,  H01L 45/00 ,  H01L 49/00

FI (3件)：

H01L27/10 451 ,  H01L45/00 Z ,  H01L49/00 Z

Fターム (6件)：

5F083FZ10 ,  5F083GA01 ,  5F083GA16 ,  5F083JA36 ,  5F083JA37 ,  5F083JA39

引用特許：

出願人引用 (1件)

• プログラマブルマイクロエレクトロニックデバイスおよびその形成およびプログラミング方法
  公報種別：公表公報   出願番号：特願2000-599033   出願人：アリゾナボードオブリージェンツ

審査官引用 (3件)

• 記憶素子の製造方法
  公報種別：公開公報   出願番号：特願2005-145717   出願人：ソニー株式会社
• 記憶素子及び記憶装置
  公報種別：公開公報   出願番号：特願2004-361755   出願人：ソニー株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願2007-206890   出願人：株式会社日立製作所