特許
J-GLOBAL ID:200903023689407523

半導体装置とその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 須藤 克彦 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-039295
公開番号(公開出願番号):特開2002-246407
出願日: 2001年02月16日
公開日(公表日): 2002年08月30日
要約:
【要約】【課題】 バンプ電極表面の平坦化を図る。【解決手段】 下層配線(2層配線)49を被覆する層間絶縁膜45に形成されるビアホール50を介して上層配線(3層配線)51がコンタクトされて成る半導体装置において、前記ビアホール50が、パッド部に構成される金バンプ電極53下以外の領域に形成されていることを特徴とする。
請求項(抜粋):
パッド部に構成されるバンプ電極下にビアホールが形成されていないことを特徴とする半導体装置。
IPC (5件):
H01L 21/60 ,  H01L 21/3205 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 29/78
FI (4件):
H01L 21/92 602 N ,  H01L 21/88 T ,  H01L 27/08 102 D ,  H01L 29/78 301 S
Fターム (61件):
5F033HH00 ,  5F033JJ00 ,  5F033KK00 ,  5F033KK01 ,  5F033RR04 ,  5F033SS04 ,  5F033SS13 ,  5F033UU05 ,  5F033VV07 ,  5F033XX01 ,  5F048AA05 ,  5F048AB10 ,  5F048AC01 ,  5F048AC03 ,  5F048BA01 ,  5F048BA19 ,  5F048BB05 ,  5F048BB08 ,  5F048BB12 ,  5F048BC06 ,  5F048BC07 ,  5F048BC18 ,  5F048BD00 ,  5F048BD04 ,  5F048BE03 ,  5F048BE04 ,  5F048BF00 ,  5F048BG12 ,  5F048DA25 ,  5F140AA00 ,  5F140AA25 ,  5F140AA36 ,  5F140AB03 ,  5F140BA01 ,  5F140BB13 ,  5F140BE03 ,  5F140BE07 ,  5F140BE14 ,  5F140BF04 ,  5F140BF11 ,  5F140BF18 ,  5F140BG08 ,  5F140BG12 ,  5F140BG20 ,  5F140BG32 ,  5F140BG34 ,  5F140BG37 ,  5F140BG52 ,  5F140BG53 ,  5F140BH15 ,  5F140BH17 ,  5F140BJ01 ,  5F140BJ04 ,  5F140BK02 ,  5F140BK13 ,  5F140CB01 ,  5F140CB08 ,  5F140CC01 ,  5F140CC03 ,  5F140CC07 ,  5F140CE05
引用特許:
審査官引用 (8件)
全件表示

前のページに戻る