特許
J-GLOBAL ID:200903023692834793
半導体装置
発明者:
,
,
出願人/特許権者:
代理人 (1件):
深見 久郎 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-151913
公開番号(公開出願番号):特開2000-339959
出願日: 1999年05月31日
公開日(公表日): 2000年12月08日
要約:
【要約】【課題】 内部回路の状態を保持しつつクロック信号の供給を停止し待機時の消費電流の低減を図った半導体装置を提供する。【解決手段】 制御信号に応じてクロックの供給を停止することができるクロック供給回路58とクロックの同期を維持するPLL回路54およびダミー回路56とを含むクロック回路52を備える。待機状態においてもPLL回路54およびダミー回路56によって内部クロック信号の同期は維持される。待機状態から活性状態に復帰する際に、PLL回路54のロックが不安定なことに起因する不安定なクロック信号が内部回路62に与えられることがなく、内部回路62が含んでいるラッチ回路66の情報は保持される。
請求項(抜粋):
外部クロック信号に同期した源クロック信号を発生する同期クロック発生回路を備え、前記同期クロック発生回路は、前記源クロック信号を遅延させ、帰還クロック信号を出力するクロック遅延回路と、動作モードが活性モードおよび待機モードのときに、前記外部クロック信号と前記帰還クロック信号との位相差に応じて前記源クロック信号を発生する信号発生回路とを含み、前記源クロック信号を受けて、前記活性モードにおいて中間クロック信号を出力し、前記待機モードにおいて出力を非活性化するクロック供給回路と、前記中間クロック信号を伝達するクロック伝達部と、前記クロック伝達部から前記中間クロック信号に対応する内部クロック信号を受け、所定の動作を行う内部回路とをさらに備え、前記内部回路は、前記内部クロック信号に応じてデータの取込みおよび保持を行うデータ保持回路を含む、半導体装置。
IPC (4件):
G11C 11/407
, G06F 1/04 301
, G06F 1/10
, H03L 7/18
FI (5件):
G11C 11/34 362 S
, G06F 1/04 301 C
, G06F 1/04 330 A
, G11C 11/34 354 C
, H03L 7/18 Z
Fターム (32件):
5B024AA01
, 5B024BA21
, 5B079BA11
, 5B079BA16
, 5B079BC01
, 5B079CC08
, 5B079CC14
, 5B079DD06
, 5B079DD13
, 5B079DD17
, 5J106AA04
, 5J106CC01
, 5J106CC21
, 5J106CC41
, 5J106CC58
, 5J106DD32
, 5J106DD43
, 5J106FF07
, 5J106GG19
, 5J106HH08
, 5J106KK29
, 5J106KK33
, 5J106KK39
, 5J106KK40
, 5J106LL01
, 5J106LL02
, 5J106PP01
, 5J106QQ10
, 5J106QQ12
, 5J106SS01
, 5J106SS03
, 5J106SS05
引用特許:
前のページに戻る