特許
J-GLOBAL ID：200903023697267897

成膜方法、前処理方法および成膜システム

発明者：
成嶋 健索

成嶋 健索 について

, 
若林 哲

若林 哲 について


出願人/特許権者：
東京エレクトロン株式会社

東京エレクトロン株式会社 について


代理人 (1件)： 高山 宏志
公報種別：公開公報
出願番号（国際出願番号）：特願2005-113373
公開番号（公開出願番号）：特開2006-294861
出願日： 2005年04月11日
公開日（公表日）： 2006年10月26日
要約：
【課題】 混載デバイスに対しても、前処理によって接合部位の自然酸化膜を確実に除去し、抵抗上昇を生じさせない成膜方法を提供する。【解決手段】 被処理体に露出したSi含有部表面に金属含有膜を成膜する成膜方法は、Si含有部分の表面を、高周波を用いたプラズマにより物理的に処理する物理的表面処理工程と、プラズマによる処理が施されたSi含有部分の表面を反応性ガスにより化学的に処理する化学的表面処理工程と、化学的表面処理が施されたSi含有部分上に金属含有膜を成膜する成膜工程と、を具備する。【選択図】図1
請求項（抜粋）：
被処理体上に露出したSi含有部分の表面に金属含有膜を成膜する成膜方法であって、 前記Si含有部分の表面を、高周波を用いたプラズマにより物理的に処理する物理的表面処理工程と、 前記プラズマによる物理的表面処理が施されたSi含有部分の表面を反応性ガスにより化学的に処理する化学的表面処理工程と、 前記化学的表面処理が施されたSi含有部分の上に金属含有膜を成膜する成膜工程と、 を具備することを特徴とする、成膜方法。
IPC (4件)：
H01L 21/768 ,  H01L 21/28 ,  H01L 21/320 ,  H01L 23/52
FI (3件)：
H01L21/90 C ,  H01L21/28 A ,  H01L21/88 Q
Fターム (55件)：
4M104BB20 ,  4M104BB21 ,  4M104BB22 ,  4M104BB24 ,  4M104BB25 ,  4M104BB26 ,  4M104BB27 ,  4M104CC01 ,  4M104DD22 ,  4M104DD23 ,  4M104DD43 ,  4M104DD78 ,  4M104DD84 ,  4M104DD86 ,  4M104FF18 ,  4M104FF22 ,  4M104HH15 ,  5F033HH07 ,  5F033HH08 ,  5F033HH15 ,  5F033HH17 ,  5F033HH18 ,  5F033HH20 ,  5F033HH21 ,  5F033JJ07 ,  5F033JJ08 ,  5F033JJ15 ,  5F033JJ17 ,  5F033JJ18 ,  5F033JJ20 ,  5F033JJ21 ,  5F033JJ25 ,  5F033JJ26 ,  5F033JJ27 ,  5F033JJ29 ,  5F033JJ30 ,  5F033KK01 ,  5F033KK04 ,  5F033KK25 ,  5F033MM05 ,  5F033NN06 ,  5F033NN07 ,  5F033PP04 ,  5F033PP06 ,  5F033QQ09 ,  5F033QQ12 ,  5F033QQ14 ,  5F033QQ37 ,  5F033QQ73 ,  5F033QQ78 ,  5F033QQ92 ,  5F033QQ93 ,  5F033QQ94 ,  5F033WW08 ,  5F033XX09
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM