ハイパワーMOS型電界効果トレンチトランジスタデバイス

発明者：
出願人/特許権者：
代理人 (1件)：青山葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-221580
公開番号（公開出願番号）：特開平8-107204
出願日： 1995年08月30日
公開日（公表日）： 1996年04月23日
要約：

【要約】【課題】従来構造より、オン抵抗の低い、ハイパワーMOS型電界効果トレンチトランジスタを得る。【解決手段】 1つの具体例では、深い空乏領域がトレンチゲートの間に、順方向阻止性能を供給するために形成される。他の具体例では、トレンチゲートからの空乏およびゲートの間のP拡散からの接合空乏により、順方向阻止が達成される。両具体例は、セル状に幾何学的に形成されるのが好ましい。デバイスは、MOSゲートが、深い空乏領域上の半導体ウエハの上部表面に水平伝導配置に供給されるものでも良い。

請求項（抜粋）：

比較的低いオン抵抗および比較的高いブレイクダウン電圧を示すハイパワーMOS型電界効果トレンチトランジスタデバイスにおいて、半導体材料のウエハが、第1および第2の対向する半導体表面を有し、該半導体材料のウエハが比較的低くドープされた第1の導電型の領域を含み、間隔をあけた複数の狭いトレンチが、該ウエハ内に、該第1の半導体表面から垂直に延びて形成され、少なくとも該比較的低くドープされた領域の部分が、該トレンチの間に配置され、ゲート電極手段が、該トレンチの間に、該比較的低くドープされた領域の部分から、ゲート絶縁材料によって間隔をあけて配置され、第1の比較的高くドープされた該第1の導電型の領域が、該第1の半導体表面と該比較的低くドープされた領域の間に隣接して配置され、該第1の導電型と反対の第2の導電型の第1の領域が、該ウエハ内に、該第1の半導体表面から該第1の比較的高くドープされた該第1の導電型の領域に延びて、隣接して形成され、デバイスをオフにするために、該ゲート電極手段に、電圧が印加された場合、第2の導電型の第1の領域が、そこに深い空乏領域を作り、デバイスの高まった順方向阻止性能を供給するために、該ゲート間の、該比較的低くドープされた該第1の導電型の領域の該部分中の、該第2の導電型のキャリアのためのドレインを形成することからなる該ハイパワーMOS型電界効果トレンチトランジスタデバイス。

引用特許：

出願人引用 (4件)

特開平3-201570
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平4-073709 出願人：三菱電機株式会社
静電誘導半導体装置
公報種別：公開公報出願番号：特願平3-231007 出願人：日産自動車株式会社

全件表示

審査官引用 (5件)

特開平3-201570
特開平3-201570
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平4-073709 出願人：三菱電機株式会社

全件表示

前のページに戻る