特許
J-GLOBAL ID：200903023991809690

半導体メモリ

発明者：
作井 康司

作井 康司 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-198978
公開番号（公開出願番号）：特開2001-024163
出願日： 1999年07月13日
公開日（公表日）： 2001年01月26日
要約：
【要約】【課題】 微細化、高速化、低電圧化などに優れた新規なメモリを提案する。【解決手段】 メモリセルアレイは、複数のセルユニットから構成される。セルユニットは、ビット線とソース線の間に接続される。セルユニットは、実質的に同一構造を有する直列接続された複数のMFSFETから構成される。複数のMFSFETのうち、ビット線に最も近い1つのMFSFETとソース線に最も近い1つのMFSFETは、セレクトトランジスタとして用いられる。セレクトトランジスタとして用いられるMFSFET以外のMFSFETは、メモリセルとして用いられる。データは、MFSFETの強誘電体膜の分極状態として、メモリセルに記憶される。
請求項（抜粋）：
直列接続された複数のトランジスタから構成されるセルユニットと、前記セルユニットの一端に接続されるビット線と、前記セルユニットの他端に接続されるソース線とを具備し、各トランジスタは、実質的に同一構造を有すると共に、データを不揮発に記憶する機能を有し、前記複数のトランジスタのうち、前記ビット線に最も近い1つのトランジスタと前記ソース線に最も近い1つのトランジスタは、セレクトトランジスタとして用いられ、前記セレクトトランジスタとして用いられるトランジスタ以外のトランジスタは、メモリセルとして用いられることを特徴とする半導体メモリ。
IPC (4件)：
H01L 27/10 451 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (2件)：
H01L 27/10 451 ,  H01L 29/78 371
Fターム (18件)：
5F001AA11 ,  5F001AA17 ,  5F001AD04 ,  5F001AE02 ,  5F001AE08 ,  5F083EP32 ,  5F083EP76 ,  5F083ER21 ,  5F083FR05 ,  5F083GA01 ,  5F083GA05 ,  5F083GA09 ,  5F083JA15 ,  5F083JA36 ,  5F083JA56 ,  5F083MA06 ,  5F083MA17 ,  5F083NA01
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM