特許
J-GLOBAL ID：200903024112432355
半導体装置及び半導体装置の製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
高田 守 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-255027
公開番号（公開出願番号）：特開平9-097902
出願日： 1995年10月02日
公開日（公表日）： 1997年04月08日
要約：
【要約】【課題】 従来のDRAM等の半導体装置の製造過程において、第二の配線形成後、基板とさらに上層の配線を接続するコンタクトを形成する際、写真製版の重ね合わせのずれにより、コンタクトホールの位置ずれが生じると、その後形成するコンタクトと第二の配線とがショートするという問題があった。【解決手段】 第二の配線を保護するエッチングストッパ膜を形成し、自己整合的にコンタクトを形成するため、第二の配線とコンタクトとがショートしない。
請求項（抜粋）：
半導体基板上に形成した第一の配線、少なくとも上記第一の配線の上面及び側面を覆って形成した第一のエッチングストッパ膜、上記第一のエッチングストッパ膜上に層間絶縁膜を介して形成された第二の配線、少なくとも上記第二の配線上及び側面を覆って第二のエッチングストッパ膜を形成したことを特徴とする半導体装置。
IPC (5件)：
H01L 29/78
, H01L 21/336
, H01L 21/768
, H01L 27/108
, H01L 21/8242
H01L 29/78 301 P
, H01L 21/90 C
, H01L 27/10 681 B
