特許
J-GLOBAL ID：200903024274648122
半導体メモリ回路装置及び半導体メモリセルの書き込み方法
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-346053
公開番号（公開出願番号）：特開平10-188571
出願日： 1996年12月25日
公開日（公表日）： 1998年07月21日
要約：
【要約】【課題】 メモリセルに書き込むデータに電源電位と接地電位の電位差が要求され、負荷容量の大きいビット線の駆動に要する時間が長く消費電力が大きく、メモリセルへの書き込み時の消費電力が大きかった。【解決手段】 インバータINV1及びINV2を含むメモリセルと、メモリセルに接続された接地側端子N3の電位を制御する電位制御手段としてのトランジスタT3及びT4と、ビット線BL、/BLからメモリセルへのデータの転送を制御する転送制御手段としてのトランジスタT1及びT2とを備え、電位制御手段は、データの書き込み時において接地側端子N3の電位を接地電位よりも所定電位だけ上昇させ、転送制御手段がビット線BL、/BLからメモリセルへ電源電位と接地電位との電位差よりも小さい電位差を持つデータを転送して保持させた後、接地側端子N3の電位を接地電位まで下降し、書き込みを行うことで、ビット線の駆動に要する時間及び電力と、メモリセルへの書き込みの時の消費電力を低減する。
請求項（抜粋）：
データを与えられて保持する半導体メモリセルと、前記半導体メモリセルに接続された前記接地側端子の電位を制御する電位制御手段と、ビット線から前記半導体メモリセルへのデータの転送を制御する転送制御手段と、を備え、前記電位制御手段は、データの書き込み時において、前記接地側端子の電位を接地電位よりも所定電位だけ上昇させ、前記転送制御手段が前記ビット線から前記半導体メモリセルへ電源電位と接地電位との電位差よりも小さい電位差を持つデータを転送して保持させた後、前記接地側端子の電位を接地電位まで下降させることを特徴とする半導体メモリ回路装置。
IPC (3件)：
G11C 11/412
, H01L 21/8244
, H01L 27/11
G11C 11/40 301
, H01L 27/10 381
