特許
J-GLOBAL ID：200903024423721431
低消費電力のディジタル電子回路
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
沢田 雅男
公報種別：公表公報
出願番号（国際出願番号）：特願2003-566982
公開番号（公開出願番号）：特表2005-517338
出願日： 2003年01月29日
公開日（公表日）： 2005年06月09日
要約：
【課題】 低消費電力のクロック・ディジタル電子回路を提供すること。【解決手段】 ディジタル電子回路(1)は、データ(82)を処理するための論理セル(2)と、論理セル(2)で処理されたデータ(83)を格納するためのフリップ・フロップ(3)と、電力供給(4)と、フリップ・フロップ(3)を起動するためのクロック(5)とを備える。論理セル(2)は、クロック(5)がアクティブでないときに、フリップ・フロップの状態を記憶することが不要であるので電力供給(4)から接続が断たれ、かつ、クロック(5)がイネーブルのときに接続される。電力供給をスイッチングするために、クロック・イネーブル(6)によってスイッチされるスイッチ(7)は、論理セル(2)と電力供給(4)との間に配置される。このような単純で追加的なスイッチ(7)は、チップの相対的に小さい領域だけを占有するが、漏出電流の約90%という、かなりの減少が可能になる。ディジタル電子回路(1)は、特に、サブミクロンのプロセス設計での漏出電流を減らすのに適しており、たとえば移動体通信装置に用いることができる。
請求項（抜粋）：
データを処理するための論理素子と、
当該論理素子で処理されたデータを格納するためのメモリ素子と、
当該論理素子および当該メモリ素子に電力を供給するための電力供給手段と、
当該メモリ素子が起動されるクロック信号を生成するためのクロック手段と、
当該メモリ素子の起動をイネーブリングおよびディセーブリングするためのイネーブル手段と、
当該論理素子と当該電力供給手段との間の接続を解放するためおよび達成するためのスイッチング手段とを、備え、当該スイッチング手段は、当該イネーブル手段によってスイッチされる、ディジタル電子回路。
IPC (4件)：
H03K19/0948
, H01L21/822
, H01L27/04
, H03K19/00
H03K19/094 B
, H03K19/00 A
, H01L27/04 F
5F038DF04
, 5F038DF05
, 5F038DF08
, 5F038DF11
, 5F038DF17
, 5F038EZ10
, 5F038EZ20
, 5J056AA03
, 5J056BB17
, 5J056CC00
, 5J056CC14
, 5J056CC16
, 5J056DD13
, 5J056DD29
, 5J056EE06
, 5J056EE08
, 5J056FF03
, 5J056FF06
, 5J056FF07
, 5J056FF08
, 5J056GG09
, 5J056GG12
, 5J056KK03
出願人引用 (1件)
-
画像形成装置
公報種別：公開公報
出願番号：特願平6-291810
出願人：スター精密株式会社
審査官引用 (7件)
全件表示
前のページに戻る
