特許

J-GLOBAL ID：200903024795855345

薄膜トランジスタ、画像表示素子および画像表示装置

発明者： 辻村 隆俊 ,  師岡 光雄
出願人/特許権者： 奇美電子股▲ふん▼有限公司
代理人 (1件)： 酒井 宏明
公報種別：公開公報
出願番号（国際出願番号）：特願2002-245322
公開番号（公開出願番号）：特開2004-087682
出願日： 2002年08月26日
公開日（公表日）： 2004年03月18日
要約：

【課題】継続した通電状態での使用に対して、閾値電圧の変動を抑制できる薄膜トランジスタを実現すること。【解決手段】中心付近に配設されたソース/ドレイン領域1と、ソース/ドレイン領域1の外周に接触し、ソース/ドレイン領域1の外周を覆うよう配設された半導体層2と、半導体層2の外周に接触し、半導体層2の外周を覆うよう配設され、ソース/ドレイン領域1の電位よりも高電位の状態に維持されたソース/ドレイン領域3とを備えた構造を有する。また、ソース/ドレイン領域1の外周と、ソース/ドレイン領域3の内周は、互いが同心円となるような形状を有する。【選択図】 図1

請求項（抜粋）：

第1のソース/ドレイン電極に接続され、所定の電位を有する第1のソース/ドレイン領域と、 第2のソース/ドレイン電極に接続され、前記第1のソース/ドレイン領域の外周全体を覆うよう配設され、かつ少なくとも動作時に前記第1のソース/ドレイン領域よりも高い電位を有する第2のソース/ドレイン領域と、 前記第1のソース/ドレイン領域と前記第2のソース/ドレイン領域との間に配設される半導体層と、 前記半導体層中にチャネルを誘起させるゲート電極と、 を備えたことを特徴とする薄膜トランジスタ。

IPC (3件)：

H01L29/786 ,  G09F9/30 ,  H05B33/14

FI (6件)：

H01L29/78 616T ,  G09F9/30 338 ,  G09F9/30 365Z ,  H05B33/14 A ,  H01L29/78 618C ,  H01L29/78 617K

Fターム (43件)：

3K007AB11 ,  3K007BA06 ,  3K007BB07 ,  3K007DB03 ,  3K007GA04 ,  5C094AA21 ,  5C094AA31 ,  5C094AA48 ,  5C094BA03 ,  5C094BA27 ,  5C094CA19 ,  5C094FA01 ,  5C094FB01 ,  5C094FB12 ,  5C094FB14 ,  5C094FB15 ,  5C094FB20 ,  5F110AA30 ,  5F110BB01 ,  5F110CC05 ,  5F110CC07 ,  5F110EE03 ,  5F110EE09 ,  5F110EE24 ,  5F110FF02 ,  5F110FF03 ,  5F110FF09 ,  5F110GG02 ,  5F110GG04 ,  5F110GG12 ,  5F110GG13 ,  5F110GG15 ,  5F110GG23 ,  5F110GG32 ,  5F110HK03 ,  5F110HK09 ,  5F110HK14 ,  5F110HM04 ,  5F110HM12 ,  5F110NN01 ,  5F110NN02 ,  5F110NN27 ,  5F110QQ19

引用特許：

審査官引用 (4件)

• 半導体装置およびその作製方法
  公報種別：公開公報   出願番号：特願2000-370961   出願人：株式会社半導体エネルギー研究所
• Si系半導体薄膜の製造方法、薄膜トランジスタ
  公報種別：公開公報   出願番号：特願2000-296352   出願人：株式会社東芝
• 絶縁ゲート型電界効果トランジスタ
  公報種別：公開公報   出願番号：特願平9-258026   出願人：日本電気株式会社
• アクティブマトリクス液晶表示素子
  公報種別：公開公報   出願番号：特願2000-334210   出願人：松下電器産業株式会社