特許
J-GLOBAL ID:200903025005128976
バイアホールの形成方法並びに半導体装置
発明者:
,
出願人/特許権者:
代理人 (1件):
青山 葆 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-344189
公開番号(公開出願番号):特開2003-151979
出願日: 2001年11月09日
公開日(公表日): 2003年05月23日
要約:
【要約】【課題】 バイアホールをバイアホール導電体で容易かつ確実に埋めることができ、製造歩留まりの高いバイアホールの製造方法、並びに半導体装置を提供する。【解決手段】 GaAs基板101を裏面側から加工した後、GaAs基板101aの裏面に接地導体106を設ける。次に、GaAs基板101bの表面側から、接地導体106に達するバイアホール107A,107BをGaAs基板101bに形成する。そして、バイアホール107A,107B内にバイアホールメタル108を形成して、接地導体106とバイアホールメタル108とを接続する。
請求項(抜粋):
基板を裏面側から加工する第1の工程と、上記基板の裏面に導電層を設ける第2の工程と、上記基板の表面側から、上記導電層に達するバイアホールを上記基板に形成する第3の工程と、上記バイアホール内にバイアホール導電体を形成して、上記導電層と上記バイアホール導電体とを接続する第4の工程とを備えたことを特徴とするバイアホールの形成方法。
IPC (6件):
H01L 21/3205
, H01L 21/331
, H01L 21/338
, H01L 29/41
, H01L 29/737
, H01L 29/812
FI (4件):
H01L 21/88 J
, H01L 29/44 B
, H01L 29/72 H
, H01L 29/80 U
Fターム (29件):
4M104AA05
, 4M104BB14
, 4M104CC01
, 4M104DD07
, 4M104DD52
, 4M104FF02
, 4M104FF21
, 4M104GG12
, 4M104GG13
, 5F003AP09
, 5F003BA92
, 5F003BH18
, 5F003BM02
, 5F003BP00
, 5F003BP93
, 5F033GG02
, 5F033KK13
, 5F033KK18
, 5F033MM05
, 5F033MM30
, 5F033PP15
, 5F033PP27
, 5F033QQ11
, 5F033QQ37
, 5F102GB02
, 5F102GC01
, 5F102GD01
, 5F102GJ05
, 5F102HC30
引用特許:
審査官引用 (9件)
-
半導体集積回路
公報種別:公開公報
出願番号:特願平4-011450
出願人:沖電気工業株式会社
-
特開昭63-033865
-
半導体装置及びその製造方法
公報種別:公開公報
出願番号:特願平9-321784
出願人:日本電気株式会社
-
特開昭63-204663
-
特開昭63-202940
-
半導体装置及び製造方法
公報種別:公開公報
出願番号:特願2001-230896
出願人:富士通カンタムデバイス株式会社
-
特開昭63-033865
-
特開昭63-204663
-
特開昭63-202940
全件表示
前のページに戻る