特許
J-GLOBAL ID：200903025215516758

半導体装置の製造方法

発明者：
徳山 宜宏

徳山 宜宏 について

, 
近江 俊典

近江 俊典 について

, 
アルベルト オー.アダン

アルベルト オー.アダン について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 梅田 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平8-205533
公開番号（公開出願番号）：特開平10-050994
出願日： 1996年08月05日
公開日（公表日）： 1998年02月20日
要約：
【要約】【課題】 フィールド酸化膜を厚めに形成し、チャネルストッパー注入を高エネルギーで行った後、所望の厚さにエッチバックするため、縦方向のエッチングだけでなく、横方向のエッチングも進むことになる。【解決手段】 P型半導体基板1にフィールド酸化膜4を形成した後、チャネルストッパー層形成のための、ボロンのイオン注入を全面に行う。次に、半導体基板1における活性領域にMOS型FETを形成する。次に、MOS型FETのソース/ドレイン領域となるN型拡散層8と該ソース/ドレイン領域直下の上記チャネルストッパー層5bとの間に該チャネルストッパー層と同じ導電型で濃度のより低い不純物層を形成するように、MOS型FETのゲート電極7及びフィールド酸化膜4をマスクとして用い、リンのイオン注入を行う。
請求項（抜粋）：
第1導電型半導体基板又は第1導電型ウエルにフィールド酸化膜を形成する工程と、上記フィールド酸化膜下部にチャネルストッパー層を形成するための、第1導電型不純物のイオン注入を全面に行い、その後、上記半導体基板又はウエルにおける活性領域にMOS型FETを形成する工程と、上記MOS型FETのソース/ドレイン領域と該ソース/ドレイン領域直下の上記チャネルストッパー層との間に該チャネルストッパー層と同じ導電型で濃度のより低い不純物層を形成するように、上記MOS型FETのゲート電極及び上記フィールド酸化膜をマスクとして用い、所定のドーズ量及び所定の加速エネルギーで第2導電型不純物のイオン注入を行う工程とを有することを特徴とする、半導体装置の製造方法。
IPC (3件)：
H01L 29/78 ,  H01L 21/265 ,  H01L 21/76
FI (3件)：
H01L 29/78 301 R ,  H01L 21/265 Z ,  H01L 21/76 S
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM