特許

J-GLOBAL ID：200903025309361561

半導体装置およびその製造方法

発明者： 小田 克矢 ,  大植 栄司 ,  鷲尾 勝由 ,  島本 裕已 ,  三浦 真
出願人/特許権者： 日立デバイスエンジニアリング株式会社
代理人 (2件)： 小川 勝男 ,  田中 恭助
公報種別：公開公報
出願番号（国際出願番号）：特願2002-361786
公開番号（公開出願番号）：特開2004-193454
出願日： 2002年12月13日
公開日（公表日）： 2004年07月08日
要約：

【課題】ベース・エミッタをエピタキシャル成長により連続して形成するバイポーラトランジスタにおいて、エミッタ・ベース接合での結晶性の悪化に伴うリーク電流の発生を抑制する。【解決手段】ベースp型単結晶層15の上面がベース・エミッタ開口部17の側壁に設けられた絶縁膜18の底面よりも上にあり、且つp型単結晶層15とエミッタn型単結晶層17の側面が、p型単結晶層及びn型単結晶層の界面に対して鋭角となるようにファセットを形成することにより、エミッタ・ベース層の結晶性の悪化を防ぐ。【選択図】図1

請求項（抜粋）：

半導体基板上に形成された第1導電型を有する第1の単結晶層と、 前記半導体基板上に形成された第1の絶縁膜、前記第1導電型と反対導電型の第2導電型を有する第1の多結晶層および第2の絶縁膜とが積層されてなる多層膜と、 前記第1の単結晶層上に選択的に形成された第1導電型を有する第2の結晶層と、 前記第2の結晶層上に設けられ、前記第1の多結晶層と電気的に接続された第2導電型を有する第3の結晶層と、 前記第3の単結晶層上に設けられた第1導電型を有する第4の単結晶層とを備え、 前記第3および前記第4の単結晶の側面が、前記第1の単結晶層表面に対して成す角が前記第3および第4の単結晶層側において鋭角であることを特徴とする半導体装置。

IPC (3件)：

H01L21/331 ,  H01L29/732 ,  H01L29/737

FI (2件)：

H01L29/72 H ,  H01L29/72 S

Fターム (18件)：

5F003AP04 ,  5F003BA27 ,  5F003BB06 ,  5F003BB07 ,  5F003BB08 ,  5F003BC08 ,  5F003BE07 ,  5F003BF03 ,  5F003BF06 ,  5F003BM01 ,  5F003BP06 ,  5F003BP34 ,  5F003BP44 ,  5F003BP96 ,  5F003BS05 ,  5F003BS06 ,  5F003BS07 ,  5F003BS08

引用特許：

審査官引用 (7件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平4-086774   出願人：日本電気株式会社
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平8-274779   出願人：株式会社東芝
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平10-017249   出願人：沖電気工業株式会社
• ヘテロ接合バイポーラトランジスタを構成要素として含む半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2001-040241   出願人：富士通株式会社
• バイポーラトランジスタとそれを用いた半導体装置、および半導体基板
  公報種別：公開公報   出願番号：特願平10-233834   出願人：株式会社日立製作所
• 低温動作半導体装置
  公報種別：公開公報   出願番号：特願平3-291249   出願人：株式会社日立製作所
• バイポーラトランジスタの作製方法
  公報種別：公開公報   出願番号：特願平11-077249   出願人：日本電気株式会社