特許
J-GLOBAL ID:200903025591006965
高誘電率ゲート酸化物を有する電界効果トランジスタの閾値及びフラットバンド電圧安定化層
発明者:
,
,
,
,
,
出願人/特許権者:
代理人 (3件):
坂口 博
, 市位 嘉宏
, 上野 剛史
公報種別:公開公報
出願番号(国際出願番号):特願2005-139334
公開番号(公開出願番号):特開2005-328059
出願日: 2005年05月12日
公開日(公表日): 2005年11月24日
要約:
【課題】 構造の閾値電圧及びフラットバンド電圧を安定化させることができる、Si含有ゲート電極と高kゲート誘電体との間の中間層を含む相補型金属酸化物半導体(CMOS)構造【解決手段】 閾値電圧及びフラットバンド電圧の望ましくないシフトを防止する相補型金属酸化物半導体(CMOS)に用いるための絶縁中間層が設けられる。絶縁中間層は、4.0より大きい誘電定数を有するゲート誘電体とSi含有ゲート導体との間に配置される。本発明の絶縁中間層は、随意的には酸素を含有することができるあらゆる金属窒化物であり、閾値及びフラットバンド電圧を安定化させることができる。好ましい実施形態においては、絶縁中間層は、窒化アルミニウム又は酸窒化アルミニウムであり、ゲート誘電体は、酸化ハフニウム、ケイ酸ハフニウム又は酸窒化ハフニウムシリコンである。本発明は、p型電界効果トランジスタの閾値及びフラットバンド電圧を安定化させるのに特に有用である。【選択図】 図2
請求項(抜粋):
相補型金属酸化物半導体(CMOS)構造であって、
ソース及びドレイン拡散領域が配置され、該ソース及びドレイン拡散領域がチャネル領域によって分離された半導体基板と、
前記チャネル領域の上に配置されたゲートスタックと、
を備え、前記ゲートスタックは、高kゲート誘電体と、絶縁中間層と、Si含有ゲート導体とからなり、前記絶縁中間層は、前記高kゲート誘電体と前記Si含有ゲート導体との間に配置されて、構造の閾値電圧及びフラットバンド電圧を目標値に安定化させることができる、CMOS構造。
IPC (5件):
H01L29/78
, H01L21/8234
, H01L27/088
, H01L29/786
, H01L51/00
FI (6件):
H01L29/78 301G
, H01L27/08 102C
, H01L29/78 301B
, H01L29/78 617U
, H01L29/78 617T
, H01L29/28
Fターム (81件):
5F048AA07
, 5F048AC01
, 5F048AC03
, 5F048BA01
, 5F048BA14
, 5F048BA15
, 5F048BA16
, 5F048BB07
, 5F048BB11
, 5F048BB14
, 5F048BE03
, 5F048BG12
, 5F048BG13
, 5F110AA08
, 5F110BB04
, 5F110CC02
, 5F110EE08
, 5F110EE09
, 5F110EE32
, 5F110EE42
, 5F110EE43
, 5F110EE45
, 5F110FF01
, 5F110FF02
, 5F110FF04
, 5F110FF09
, 5F110FF10
, 5F110FF23
, 5F110FF26
, 5F110FF27
, 5F110FF28
, 5F110FF29
, 5F110FF30
, 5F110GG01
, 5F110GG02
, 5F110HJ13
, 5F110HJ23
, 5F110HM13
, 5F110NN65
, 5F140AA06
, 5F140AB03
, 5F140AC01
, 5F140AC36
, 5F140BA00
, 5F140BA01
, 5F140BA02
, 5F140BA03
, 5F140BA05
, 5F140BA06
, 5F140BA07
, 5F140BA08
, 5F140BA18
, 5F140BD01
, 5F140BD02
, 5F140BD04
, 5F140BD09
, 5F140BD11
, 5F140BD13
, 5F140BE07
, 5F140BE08
, 5F140BE09
, 5F140BE10
, 5F140BF01
, 5F140BF04
, 5F140BF34
, 5F140BF38
, 5F140BG08
, 5F140BG28
, 5F140BG30
, 5F140BG32
, 5F140BG33
, 5F140BG38
, 5F140BG51
, 5F140BG53
, 5F140BH14
, 5F140BK02
, 5F140BK13
, 5F140BK21
, 5F140CB01
, 5F140CB04
, 5F140CB08
引用特許:
出願人引用 (3件)
-
米国特許出願公開US2002/0090773号A1
-
米国特許出願公開US2002/0190302号A1
-
米国特許第6,541,079号
審査官引用 (5件)
全件表示
引用文献:
審査官引用 (1件)
-
The Influence of Silicon Nitride Cap on NBTI and Fermi Pinning in HfO2 Gate Stacks
前のページに戻る