特許
J-GLOBAL ID:200903025832615186
半導体装置の製造方法
発明者:
出願人/特許権者:
代理人 (2件):
須藤 克彦
, 岡田 敬
公報種別:公開公報
出願番号(国際出願番号):特願2003-179483
公開番号(公開出願番号):特開2005-019521
出願日: 2003年06月24日
公開日(公表日): 2005年01月20日
要約:
【課題】信頼性の高いBGAを有する半導体装置を提供する。【解決手段】半導体基板51の表面にパッド電極53を形成し、その同じ面にガラス基板56を接着する。半導体基板51の裏面から、パッド電極53上に半導体基板51を貫通するビアホールVHを形成する。ビアホールVH内を含む半導体基板51の裏面上に有機絶縁膜60を形成し、これをレーザー照射や露光法等によりエッチングすることで、ビアホールVHの側壁に側壁有機絶縁膜60Aを残す。そして、パッド電極53と電気的に接続され、かつビアホールVHから半導体基板51の裏面上に延びる配線層61を形成する。配線層61上にハンダボール63を形成する。そして、半導体基板51を複数の半導体チップ51Aに分割する。【選択図】 図8
請求項(抜粋):
半導体基板の第1の主面上に形成されたパッド電極を含む当該第1の主面にガラス基板を接着する工程と、
前記パッド電極上に前記半導体基板を貫通するビアホールを形成する工程と、
前記ビアホール内を含む前記半導体基板の第2の主面上の全面に有機絶縁膜を形成する工程と、
前記ビアホール内の前記有機絶縁膜を選択的に除去し、前記パッド電極を露出すると共に、前記ビアホールの側壁に側壁有機絶縁膜を残す工程と、
前記ビアホールを通して、前記パッド電極と電気的に接続され、かつ前記ビアホールから前記半導体基板の第2の主面上に延びる配線層を形成する工程と、
前記配線層上に導電端子を形成する工程と、
前記半導体基板を複数の半導体チップに分割する工程と、
を具備することを特徴とする半導体装置の製造方法。
IPC (2件):
FI (4件):
H01L23/12 501C
, H01L23/12 501Z
, H01L21/88 J
, H01L21/88 T
Fターム (30件):
5F033HH07
, 5F033HH11
, 5F033HH13
, 5F033HH14
, 5F033JJ11
, 5F033JJ14
, 5F033KK09
, 5F033KK11
, 5F033MM30
, 5F033NN32
, 5F033PP15
, 5F033PP26
, 5F033PP27
, 5F033PP28
, 5F033QQ07
, 5F033QQ09
, 5F033QQ11
, 5F033QQ19
, 5F033QQ54
, 5F033QQ73
, 5F033QQ75
, 5F033RR06
, 5F033RR15
, 5F033RR21
, 5F033RR22
, 5F033RR27
, 5F033SS15
, 5F033TT07
, 5F033VV07
, 5F033XX02
引用特許:
前のページに戻る