特許
J-GLOBAL ID：200903026034619934

非晶質-シリコン薄膜トランジスタとこれを有するシフトレジスタ。

発明者：
李 栢 遠

李 栢 遠 について

, 
文 勝 煥

文 勝 煥 について


出願人/特許権者：
三星電子株式会社

三星電子株式会社 について


代理人 (2件)： 小野 由己男 ,  稲積 朋子
公報種別：公開公報
出願番号（国際出願番号）：特願2004-058606
公開番号（公開出願番号）：特開2004-274050
出願日： 2004年03月03日
公開日（公表日）： 2004年09月30日
要約：
【課題】 寄生容量を最小化するための非晶質-シリコン薄膜トランジスタとこれを有するシフトレジスタを提供する。【解決手段】 ゲート電極領域は基板上に形成される一定領域を定義し、ソース電極ライン230はゲート電極領域外側から延伸されてゲート電極領域上にU字形状で形成され、ドレーン電極ライン240はゲート電極ライン外側から延伸されてI字形状を定義しながら前記U字形状の第1端部と第2端部との間に延伸されて前記第1電極ライン210上に形成される。従って、ゲート-ドレーン間寄生容量を最少化することによって、寄生容量が非晶質-シリコン薄膜トランジスタのドレーン-ゲート間カップリングキャパシターとして動作することを最小化させることができる。【選択図】 図6
請求項（抜粋）：
基板と、 前記基板上に形成されて一定領域を定義する第1電極ラインと、 前記第1電極ライン外側から延伸されて前記第1電極ライン上に形成され、U字型形状を定義する第2電極ラインと、 前記第1電極ライン外側から延伸されてI字型形状を定義しながら前記U字形状の第1端部と第2端部との間に延伸されて前記第1電極ライン上に形成される第3電極ラインと、を含む非晶質-シリコン薄膜トランジスタ。
IPC (5件)：
H01L29/786 ,  G09G3/20 ,  G09G3/36 ,  H01L21/822 ,  H01L27/04
FI (6件)：
H01L29/78 616T ,  G09G3/20 611J ,  G09G3/20 622E ,  G09G3/20 623H ,  G09G3/36 ,  H01L27/04 A
Fターム (46件)：
5C006AF50 ,  5C006BC03 ,  5C006BC11 ,  5C006BF03 ,  5C006EB04 ,  5C006EB05 ,  5C006FA37 ,  5C080DD09 ,  5C080DD28 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5C080JJ06 ,  5F038CA01 ,  5F038CD02 ,  5F038DF01 ,  5F038EZ20 ,  5F110AA02 ,  5F110BB02 ,  5F110BB03 ,  5F110CC05 ,  5F110CC07 ,  5F110EE03 ,  5F110EE04 ,  5F110EE14 ,  5F110EE43 ,  5F110FF02 ,  5F110FF03 ,  5F110FF27 ,  5F110GG02 ,  5F110GG15 ,  5F110GG28 ,  5F110GG29 ,  5F110GG35 ,  5F110GG42 ,  5F110HK04 ,  5F110HK06 ,  5F110HK09 ,  5F110HK21 ,  5F110HK32 ,  5F110HM04 ,  5F110NN02 ,  5F110NN23 ,  5F110NN24 ,  5F110NN33 ,  5F110QQ09
引用特許：
出願人引用 (10件)
  • 米国特許第5、517、542号明細書
  • 韓国公開特許第2002-66965号公報
  • 特開平3-245126
全件表示
審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM