特許
J-GLOBAL ID：200903026036885470
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
井上 一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-294126
公開番号（公開出願番号）：特開2001-118919
出願日： 1999年10月15日
公開日（公表日）： 2001年04月27日
要約：
【要約】【課題】 トランジスタ特性における不具合が抑えられた半導体装置およびその製造方法を提供する。【解決手段】 半導体装置の製造方法は、(A)基板10の上に、所定のパターンを有する、研磨ストッパ層14を形成する工程、(B)研磨ストッパ層14をマスクとして基板の一部を除去し、トレンチ16を形成する工程、(C)トレンチ16を構成する、基板10の表面に、トレンチ酸化膜18を形成する工程、(D)トレンチ16を充填する絶縁層21を全面に形成する工程、(E)化学的機械的研磨法により、絶縁層21を研磨する工程、(F)研磨ストッパ層14を除去する工程、および(G)絶縁層21の一部をエッチングし、トレンチ絶縁層20を形成する工程を含み、少なくともトレンチ16の上部において、トレンチ酸化膜18の上に、トレンチ酸化膜18のためのエッチングストッパ層90を形成する工程(a)を含み、エッチングストッパ層90は、工程(G)において、絶縁層21に比べてエッチングされ難い。
請求項（抜粋）：
トレンチと、該トレンチを充填するトレンチ絶縁層とを含む、トレンチ素子分離領域を有する、半導体装置の製造方法であって、(A)基板の上に、所定のパターンを有する、化学的機械的研磨のための研磨ストッパ層を形成する工程、(B)少なくとも前記研磨ストッパ層を含むマスク層をマスクとして、前記基板の一部を除去し、トレンチを形成する工程、(C)前記トレンチを構成する、前記基板の表面に、トレンチ酸化膜を形成する工程、(D)前記トレンチを充填する絶縁層を全面に形成する工程、(E)化学的機械的研磨法により、前記絶縁層を研磨する工程、(F)前記研磨ストッパ層を除去する工程、および(G)前記絶縁層の一部をエッチングし、トレンチ絶縁層を形成する工程を含み、少なくとも前記トレンチの上部において、前記トレンチ酸化膜の上に、該トレンチ酸化膜のためのエッチングストッパ層を形成する工程(a)を含み、前記エッチングストッパ層は、前記工程(G)において、前記絶縁層に比べてエッチングされ難い、半導体装置の製造方法。
Fターム (19件)：
5F032AA36
, 5F032AA39
, 5F032AA44
, 5F032AA45
, 5F032AA46
, 5F032CA03
, 5F032CA17
, 5F032CA20
, 5F032DA02
, 5F032DA04
, 5F032DA06
, 5F032DA23
, 5F032DA24
, 5F032DA26
, 5F032DA28
, 5F032DA33
, 5F032DA43
, 5F032DA53
, 5F032DA78
