特許
J-GLOBAL ID：200903026127601369

半導体集積回路装置

発明者：
小松 成亘

小松 成亘 について

, 
山岡 雅直

山岡 雅直 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2006-174725
公開番号（公開出願番号）：特開2008-004218
出願日： 2006年06月26日
公開日（公表日）： 2008年01月10日
要約：
【課題】時分割多ポートメモリ等を搭載した半導体集積回路装置において、小面積化を図ることができる技術を提供する。【解決手段】シングルポートメモリ1PRAMと、複数ポート用のデータラッチ回路LIN_1〜3,LOUT_1〜3と、シングルポートメモリ1PRAMと接続するポートを選択するセレクタSELECTと、時分割制御信号生成回路PCONTなどから構成され、シングルポートメモリ1PRAM内部の動作終了信号ack(ワード線立ち下げ信号やデータ読み出しようのセンスアンプ駆動信号など)を時分割制御信号生成回路PCONTに入力して、ポート切り替えの制御信号s_0〜3、シングルポートメモリ1PRAMの動作制御信号ck_memを生成することで、時分割制御用のあらたなクロック生成回路を必要とせず、面積の小さい時分割多ポートメモリが実現できる。【選択図】図1
請求項（抜粋）：
複数のメモリセルを含むメモリセルアレイと、前記メモリセルアレイを制御する周辺回路とを備えたメモリ回路と、 前記メモリ回路の動作、前記メモリ回路への制御信号入力タイミング及びデータ入出力タイミングを制御するタイミング制御回路とを具備して成り、 前記タイミング制御回路は、前記メモリ回路で発生される信号を用いて前記メモリ回路の動作タイミング、制御信号入力タイミング及びデータ入出力タイミングを制御することを特徴とする半導体集積回路装置。
IPC (1件)：
G11C 11/41
FI (1件)：
G11C11/34 K
Fターム (10件)：
5B015HH01 ,  5B015HH03 ,  5B015JJ32 ,  5B015JJ37 ,  5B015KB32 ,  5B015KB33 ,  5B015KB35 ,  5B015NN01 ,  5B015PP08 ,  5B015QQ18
引用特許：
出願人引用 (3件) 審査官引用 (1件)

前のページに戻る

TOP

BOTTOM