特許
J-GLOBAL ID:200903026230302590
ブースト回路および半導体記憶装置
発明者:
出願人/特許権者:
代理人 (1件):
岩佐 義幸
公報種別:公開公報
出願番号(国際出願番号):特願平10-115156
公開番号(公開出願番号):特開平11-306783
出願日: 1998年04月24日
公開日(公表日): 1999年11月05日
要約:
【要約】【課題】 ブースト電圧の一定化に電流路を使用しているため高速動作に支障がある。【解決手段】 出力が短絡された2つのブースト回路ユニット1と2によりブースト電圧VBOOSTを生成する。ブースト電圧検出回路3は、ブースト電圧VBOOSTがリファレンス電圧REF以上になると、ブースト停止信号BLIMTを活性化する。ブースト制御回路4は、ブースト停止信号BLIMTに応答して、ブースト回路ユニット2の機能を停止する。その後は、ブースト回路ユニット1のみでブースト電圧VBOOSTを生成する。この間、ブースト電圧VBOOSTの一定化に電流路は存在しない。
請求項(抜粋):
所定の信号が変化する度に出力電圧を所定の期間電源電圧以上に立ち上げる各出力が結合された複数のブースト回路ユニットと、ブースト回路ユニットの出力が所定の値以上か否かを検出する電圧検出回路と、ブースト回路ユニットの出力が所定の値以上のときは前記ブースト回路ユニットの前記電圧立ち上げ機能を制限するブースト制御回路とを有することを特徴とするブースト回路。
IPC (6件):
G11C 16/06
, G11C 11/413
, G11C 11/407
, H01L 27/04
, H01L 21/822
, H02M 3/07
FI (6件):
G11C 17/00 632 C
, H02M 3/07
, G11C 11/34 335 A
, G11C 11/34 354 D
, G11C 11/34 354 F
, H01L 27/04 G
引用特許:
出願人引用 (5件)
-
不揮発性半導体記憶装置
公報種別:公開公報
出願番号:特願平4-183632
出願人:富士通株式会社
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平6-070554
出願人:株式会社東芝
-
半導体装置
公報種別:公開公報
出願番号:特願平8-221720
出願人:株式会社リコー
-
特開平3-037892
-
特開昭63-255897
全件表示
審査官引用 (2件)
-
半導体装置
公報種別:公開公報
出願番号:特願平8-221720
出願人:株式会社リコー
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平6-070554
出願人:株式会社東芝
前のページに戻る