特許
J-GLOBAL ID:200903026230861433
半導体装置及びその製造方法
発明者:
,
,
出願人/特許権者:
代理人 (3件):
小川 勝男
, 田中 恭助
, 佐々木 孝
公報種別:公開公報
出願番号(国際出願番号):特願2003-105376
公開番号(公開出願番号):特開2004-047952
出願日: 2003年04月09日
公開日(公表日): 2004年02月12日
要約:
【課題】ウエハの周辺部からの発塵という課題を回避可能にした半導体装置及びその製造方法を実現する。【解決手段】ウエハの周端部からの発塵を防止するために、成膜された半導体膜4における少なくとも裏面全面および周端部を薬液によりその下の絶縁膜3に対して高エッチングレートで除去して表面の集積回路パターン領域に半導体膜4を形成した半導体装置100を実現する。【選択図】 図1
請求項(抜粋):
半導体基板と、
該半導体基板上の裏面全面および周端部を含む周辺部に形成された絶縁膜と、
該絶縁膜の周辺部を除く表面領域に形成された半導体膜とを有することを特徴とする半導体装置。
IPC (7件):
H01L21/306
, H01L21/02
, H01L21/205
, H01L21/8242
, H01L21/8249
, H01L27/06
, H01L27/108
FI (6件):
H01L21/306 R
, H01L21/02 B
, H01L21/205
, H01L27/06 321A
, H01L27/10 625C
, H01L27/10 651
Fターム (36件):
5F043AA09
, 5F043AA10
, 5F043BB02
, 5F043BB03
, 5F043EE07
, 5F043EE08
, 5F043GG10
, 5F045AB02
, 5F045AB03
, 5F045AB32
, 5F045AB33
, 5F045AB39
, 5F045BB15
, 5F045CA05
, 5F045GH10
, 5F045HA14
, 5F048AA07
, 5F048AB01
, 5F048AC05
, 5F048AC10
, 5F048BA02
, 5F048BA12
, 5F048BB05
, 5F048BC06
, 5F048CA01
, 5F048CA07
, 5F048CA12
, 5F048CA14
, 5F048DA25
, 5F083AD18
, 5F083AD60
, 5F083HA01
, 5F083JA04
, 5F083NA02
, 5F083PR05
, 5F083PR21
引用特許:
審査官引用 (5件)
-
貼り合わせSOI基板の製造方法
公報種別:公開公報
出願番号:特願平7-164337
出願人:住友シチックス株式会社
-
SOI基板の製造方法
公報種別:公開公報
出願番号:特願平7-254424
出願人:コマツ電子金属株式会社
-
特開昭62-128520
全件表示
前のページに戻る