特許
J-GLOBAL ID:200903075783190457

SOI基板の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 衞藤 彰
公報種別:公開公報
出願番号(国際出願番号):特願平7-254424
公開番号(公開出願番号):特開平9-064321
出願日: 1995年08月24日
公開日(公表日): 1997年03月07日
要約:
【要約】【課題】 周縁部の欠陥がなく、且つ製造効率を著しく向上させることができるSOI基板の製造方法を提供する。【解決手段】 活性基板1と支持基板2を貼り合わせ貼合せウェハ4を得る。活性基板1を平面研削する。スピンエッチングにより活性基板1をエッチングする。PACE加工により活性基板1を薄膜化と当時に、貼合せウェハ4の周縁部の未接着部分を除去する。
請求項(抜粋):
活性基板となる半導体ウェハと支持基板となる半導体ウェハを貼り合わせた貼合せウェハを、PACE加工することにより活性基板を薄膜化して得られるSOI基板の製造方法において、貼合せウェハ周縁部の未接着部分の除去をPACE加工により行うことを特徴とするSOI基板の製造方法。
IPC (6件):
H01L 27/12 ,  H01L 21/02 ,  H01L 21/304 321 ,  H01L 21/306 ,  H01L 29/786 ,  H01L 21/336
FI (5件):
H01L 27/12 B ,  H01L 21/02 B ,  H01L 21/304 321 S ,  H01L 21/306 B ,  H01L 29/78 627 D
引用特許:
審査官引用 (10件)
全件表示

前のページに戻る