特許
J-GLOBAL ID:200903026563878074
平坦な分離域を半導体基板に形成する方法
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
坂口 博 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-077603
公開番号(公開出願番号):特開平11-329999
出願日: 1999年03月23日
公開日(公表日): 1999年11月30日
要約:
【要約】【課題】デバイス間に平坦な分離域を形成するための改良された方法を提供する。【解決手段】基板4内の埋め込み酸化物層6を形成するために酸素注入5が行われる。誘電体マスキング材料1、2、3を使用して、前記誘電体マスキング層の形状に基づいてイオン5の注入する深さを変化させ、埋め込み酸化物層6を形成する。
請求項(抜粋):
基板を与えるステップと、前記基板にマスクを配置するステップと、酸素イオンを前記マスクを通して前記基板に注入するステップとを含む平坦な分離域を半導体基板に形成する方法。
IPC (4件):
H01L 21/266
, H01L 21/265
, H01L 21/762
, H01L 27/12
FI (4件):
H01L 21/265 M
, H01L 27/12 F
, H01L 21/265 J
, H01L 21/76 D
引用特許:
出願人引用 (10件)
-
SOI構造を持つトランジスタおよびその製造方法
公報種別:公開公報
出願番号:特願平4-310974
出願人:ソニー株式会社
-
特開昭63-002350
-
特公昭48-038091
-
特開平4-196478
-
半導体装置とその製造方法
公報種別:公開公報
出願番号:特願平5-237051
出願人:株式会社東芝
-
特開昭57-045947
-
特開昭51-053488
-
SOI型半導体装置
公報種別:公開公報
出願番号:特願平3-014911
出願人:キヤノン株式会社
-
特開平4-067649
-
特開平3-006040
全件表示
審査官引用 (11件)
-
特開昭57-045947
-
SOI構造を持つトランジスタおよびその製造方法
公報種別:公開公報
出願番号:特願平4-310974
出願人:ソニー株式会社
-
特公昭48-038091
-
特開昭63-002350
-
特公昭48-038091
-
特開昭50-122873
-
特開平4-196478
-
半導体装置とその製造方法
公報種別:公開公報
出願番号:特願平5-237051
出願人:株式会社東芝
-
特公昭49-029792
-
特開昭57-045947
-
SOI型半導体装置
公報種別:公開公報
出願番号:特願平3-014911
出願人:キヤノン株式会社
全件表示
前のページに戻る