特許
J-GLOBAL ID：200903026894052419

メモリアクセス装置

発明者：
藤井 常昭

藤井 常昭 について

, 
八代 大基

八代 大基 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (4件)： 大岩 増雄 ,  児玉 俊英 ,  竹中 岑生 ,  村上 啓吾
公報種別：公開公報
出願番号（国際出願番号）：特願2002-272964
公開番号（公開出願番号）：特開2004-110484
出願日： 2002年09月19日
公開日（公表日）： 2004年04月08日
要約：
【課題】従来のメモリアクセス装置は、一方のCPUが共有メモリにアクセスしている間、他方のCPUは、排他制御フラグを読み出し続けることになり、その都度、バスを専有するために、CPUの処理が停止する問題があった。【解決手段】CPUの一つによりメモリ3が使用されているか否かを示す値が書き込まれた排他制御フラグ5に加えて、メモリ3を使用中のCPU2aによって読み書きされるデータ量の残容量を示す残容量カウンタ6を設け、残容量カウンタ6が0になることを0比較回路7により判定して、排他制御フラグ5を0にするようにし、メモリ3を使用中でない他のCPU2bは、この残容量カウンタ6を参照して、残容量カウンタ6の残容量に応じた時間経過後に排他制御フラグ5を読み出して、メモリ3の使用の可否を判定するようにした。【選択図】 図1
請求項（抜粋）：
メモリを共有する複数の中央処理装置(以下CPUという)が上記メモリをアクセスするときの排他制御を行うメモリアクセス装置において、上記CPUの一つにより上記メモリが使用されているか否かを示す値が書き込まれた排他制御フラグ、上記メモリを使用中のCPUによって読み書きされるデータ量の残容量を示す残容量カウンタを備え、上記メモリを使用中でない他のCPUは、上記残容量カウンタを参照して、上記残容量カウンタの残容量に応じた時間経過後に上記排他制御フラグを読み出すことにより、上記メモリの使用の可否を判定することを特徴とするメモリアクセス装置。
IPC (2件)：
G06F12/00 ,  G06F15/177
FI (5件)：
G06F12/00 572A ,  G06F12/00 572B ,  G06F15/177 672K ,  G06F15/177 678A ,  G06F15/177 682F
Fターム (7件)：
5B045DD01 ,  5B045EE03 ,  5B045EE18 ,  5B045EE29 ,  5B060CD17 ,  5B060CD20 ,  5B060KA02
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM