特許
J-GLOBAL ID:200903026953244025
ICパッケージ実装基板
発明者:
出願人/特許権者:
代理人 (1件):
吉田 研二 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-245554
公開番号(公開出願番号):特開2003-060160
出願日: 2001年08月13日
公開日(公表日): 2003年02月28日
要約:
【要約】【課題】 基板のコスト高を招くことなく、貫通ビア群を備えた基板においても、基板の小型化を実現できるICパッケージ実装基板を提供する。【解決手段】 貫通ビア16群を備えた基板10の一方の面12には、狭ピッチ端子18群を平面的に備えた平面端子型ICパッケージ20が、狭ピッチ端子18群がランド30群の位置で貫通ビア16群と電気的に接続された状態で実装され、他方の面14には、リード端子22群を周辺に備えた周辺端子型ICパッケージ24が実装される。周辺端子型ICパッケージ24は、そのサイズが平面端子型ICパッケージ20の狭ピッチ端子18群が占めるサイズより大きく、貫通ビア16群を覆う位置に実装される。
請求項(抜粋):
両面にICパッケージが実装された基板であって、一方の面から他方の面へ該基板の面と垂直に貫通している貫通ビア群を備えた基板と、前記基板の一方の面に実装されたICパッケージであって、前記貫通ビア群の該一方の面上の位置で前記貫通ビア群と電気的に接続された平面端子群を前記基板と対向する面に備えた平面端子型ICパッケージと、前記基板の他方の面に実装されたICパッケージであって、該他方の面で導通部と電気的に接続された周辺端子群を該ICパッケージ周辺に備えた周辺端子型ICパッケージと、を備え、前記平面端子型ICパッケージと前記周辺端子型ICパッケージとは、前記基板をはさんで対向している部分を有し、かつ前記貫通ビア群と前記周辺端子群とは重なり合わないことを特徴とするICパッケージ実装基板。
IPC (4件):
H01L 25/10
, H01L 25/11
, H01L 25/18
, H05K 3/34 501
FI (2件):
H05K 3/34 501 E
, H01L 25/14 Z
Fターム (5件):
5E319AA03
, 5E319AA08
, 5E319AB05
, 5E319AC11
, 5E319GG01
引用特許:
出願人引用 (5件)
-
半導体装置の実装構造体およびその製造方法
公報種別:公開公報
出願番号:特願平9-319127
出願人:株式会社日立製作所, 日立東京エレクトロニクス株式会社
-
特開平4-329692
-
半導体装置
公報種別:公開公報
出願番号:特願平8-072777
出願人:株式会社日立製作所, 日立デバイスエンジニアリング株式会社, 日立東部セミコンダクタ株式会社, アキタ電子株式会社
全件表示
審査官引用 (4件)
-
半導体装置の実装構造体およびその製造方法
公報種別:公開公報
出願番号:特願平9-319127
出願人:株式会社日立製作所, 日立東京エレクトロニクス株式会社
-
特開平4-329692
-
半導体装置
公報種別:公開公報
出願番号:特願平8-072777
出願人:株式会社日立製作所, 日立デバイスエンジニアリング株式会社, 日立東部セミコンダクタ株式会社, アキタ電子株式会社
-
チップ接続構造
公報種別:公開公報
出願番号:特願平6-311518
出願人:株式会社日立製作所
全件表示
前のページに戻る