特許

J-GLOBAL ID：200903026977132775

波形発生回路

発明者： 荒井 邦博 ,  松崎 秀昭
出願人/特許権者： 日本電信電話株式会社
代理人 (1件)： 小林 将高
公報種別：公開公報
出願番号（国際出願番号）：特願平8-341975
公開番号（公開出願番号）：特開平9-326677
出願日： 1996年12月20日
公開日（公表日）： 1997年12月16日
要約：

【要約】【課題】 高速で動作する低消費電力のスタティック分周器を実現することである。【解決手段】 第一,第二の負性微分抵抗素子1,2と第一のFET3とを直列に接続し、一端は電源に、他端は接地に繋ぎ、第一の負性微分抵抗素子1と並列に第二のFET4を接続する。第三,第四の負性微分抵抗素子5,6と第三のFET7とを直列に接続し一端は電源に、他端は接地に繋ぎ、第三の負性微分抵抗素子5と並列に第四のFET8を接続する。第一の抵抗体10と第五のFET9とを直列に接続し、一端を電源に繋ぎ、他端を接地に繋ぐ。第二のFET4のゲートを第五のFET9のドレインに接続し、第四のFET8のゲートを第一の負性微分抵抗素子1のコレクタと接続し、第五のFET9のゲートを第三の負性微分抵抗素子5のコレクタと接続した構成を特徴としている。

請求項（抜粋）：

電源端子,接地端子,入力端子,出力端子を各々1つずつ有し、かつ、電源端子への印加電圧が低電位(L)の場合には、入力によらず低電位を出力し、また、電源端子への印加電圧が高電位(H)の場合には、電源端子への印加電圧が低電位(L)から高電位(H)に変化する時点での入力信号の反転信号が出力され、電源端子への印加電圧が高電位の間は、入力信号が変化しても出力電位は変化しない第一の部分回路と、電源端子,接地端子,入力端子,出力端子を各々1つずつ有し、かつ、電源端子への印加電圧が低電位(L)の場合には、入力によらず低電位を出力し、また、電源端子への印加電圧が高電位(H)の場合には、電源端子への印加電圧が低電位(L)から高電位(H)に変化する時点での入力信号に等しい信号が出力され、電源端子への印加電圧が高電位の間は、入力信号が変化しても出力電位は変化しない第二の部分回路と、各々1つの電源端子,接地端子,入力端子,出力端子を有し、電源端子が1つの固定電源に接続され、また、入力端子に印加された信号の反転信号が出力端子から出力される反転要素回路と、振動電圧を出力する第一の電源と、該第一の電源とは逆位相の振動電圧を出力する第二の電源よりなり、前記第一および第二の部分回路のうち、電源端子を前記第一の電源に接続したものを、それぞれ第一および第三の要素回路とし、また、前記第一および第二の部分回路のうち、電源端子を前記第二の電源に接続したものを、それぞれ第二および第四の要素回路とし、前記第一と第三の要素回路の合計と、第二と第四の要素回路の合計を同数とし、かつ、第一,第二の要素回路と反転要素回路の合計を奇数とし、各々の第一の要素回路の出力端子を第二,第四の要素回路の入力端子または反転要素回路の入力端子のいずれか一つと結合し、各々の第三の要素回路の出力端子を第二,第四の要素回路の入力端子または反転要素回路の入力端子のいずれか一つと結合し、各々の第二の要素回路の出力端子を第一,第三の要素回路の入力端子または反転要素回路の入力端子のいずれか一つと結合し、各々の第四の要素回路の出力端子を第一,第三の要素回路の入力端子または反転要素回路の入力端子のいずれか一つと結合し、各々の反転要素回路の出力端子は、他の反転要素回路または、第一,第二,第三,第四の要素回路の入力端子のいずれか一つと結合し、要素回路、または反転要素回路のいずれか一つの出力端子の電位を出力とするか、あるいは複数の要素回路の出力の論理演算結果を出力とするか、または複数の反転要素回路の出力の論理演算結果を出力とするか、または要素回路の出力端子と反転要素回路の出力端子を含む複数の出力端子の電位の論理演算結果を出力とすることを特徴とする波形発生回路。

引用特許：

出願人引用 (4件)

• フリップ・フロップ回路
  公報種別：公開公報   出願番号：特願平6-060450   出願人：日本電気株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平4-351114   出願人：日本電信電話株式会社
• 負性抵抗回路の制御方法
  公報種別：公開公報   出願番号：特願平6-210983   出願人：日本電信電話株式会社
• 特開昭62-012211