半導体装置の製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：鳥居洋
公報種別：公開公報
出願番号（国際出願番号）：特願2000-083556
公開番号（公開出願番号）：特開2001-274243
出願日： 2000年03月24日
公開日（公表日）： 2001年10月05日
要約：

【要約】【課題】この発明は、ホールの形状を良好且つ精度良く形成すると共に、配線間容量を少なくするものである。【解決手段】下層配線2上に層間絶縁膜4を形成する工程と、上層の配線となるパターンに対応する形状を有し、且つ下層配線2と接続するためのホール用のマスクとなる金属膜からなるエッチングストッパ膜5bを前記層間絶縁膜4上に設ける工程と、エッチングストッパ膜5b上に上層の配線用絶縁膜6を形成する工程と、配線用絶縁膜6上に溝配線用のレジストパターン7を形成する工程と、レジストパターン7を用いて配線用絶縁膜6に溝配線部分となる凹部8を形成すると共に、エッチングストッパ膜5bを用いて層間絶縁膜4にホール9を形成する工程と、凹部8及びホール9に導電体材料10を充填してホールの導電プラグ10bと上層の配線10aを形成する工程と、を含む。

請求項（抜粋）：

下層配線上に層間絶縁膜を形成する工程と、上層の配線部分となる部分を少なくとも含み且つ前記下層配線と接続するためのホール用のマスクとなる金属膜からなるエッチングストッパ膜を前記層間絶縁膜上のホールが設けられる位置に設ける工程と、このエッチングストッパ膜上に上層の配線用絶縁膜を形成する工程と、この配線用絶縁膜上に溝配線用のレジストパターンを形成する工程と、このレジストパターンを用いて前記配線用絶縁膜に溝配線部分となる凹部を形成すると共に、前記エッチングストッパ膜を用いて層間絶縁膜にホールを形成する工程と、凹部に導電体材料を充填してホールの導電プラグと上層の配線を形成する工程と、を含むことを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/768 , H01L 21/28

FI (3件)：

H01L 21/28 L , H01L 21/90 A , H01L 21/90 C

Fターム (51件)：

4M104BB02 , 4M104BB04 , 4M104BB18 , 4M104DD08 , 4M104DD15 , 4M104DD16 , 4M104DD17 , 4M104DD43 , 4M104DD65 , 4M104DD71 , 4M104DD72 , 4M104DD86 , 4M104EE16 , 4M104HH14 , 5F033HH08 , 5F033HH11 , 5F033HH19 , 5F033JJ01 , 5F033JJ08 , 5F033JJ11 , 5F033JJ19 , 5F033KK11 , 5F033MM02 , 5F033MM15 , 5F033PP06 , 5F033QQ08 , 5F033QQ09 , 5F033QQ10 , 5F033QQ13 , 5F033QQ24 , 5F033QQ25 , 5F033QQ27 , 5F033QQ28 , 5F033QQ30 , 5F033QQ37 , 5F033QQ48 , 5F033QQ60 , 5F033QQ73 , 5F033QQ76 , 5F033RR04 , 5F033RR06 , 5F033RR09 , 5F033RR15 , 5F033RR22 , 5F033RR25 , 5F033SS04 , 5F033SS15 , 5F033SS26 , 5F033TT02 , 5F033XX03 , 5F033XX24

引用特許：

審査官引用 (3件)

半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平10-124816 出願人：三菱電機株式会社
半導体装置及び半導体装置の製造方法
公報種別：公開公報出願番号：特願平10-197088 出願人：日本電気株式会社
半導体装置及びその製造方法及びそれに用いるフォトマスク
公報種別：公開公報出願番号：特願平10-151552 出願人：日本電気株式会社

前のページに戻る